[发明专利]基于FPGA的动态部分重构系统及方法

权利要求书

1.一种基于FPGA的动态部分重构系统，该动态部分重构系统分为三部分：Linux内核之上的重构任务开发模型、位于用户逻辑区域PL的ICAP控制器和存储子系统，其特征在于：

所述重构任务开发模型，包含软件任务、硬件任务和委托任务；软件任务是基于Linux多线程的开发，硬件任务是具有接口规范的由硬件描述语言(VHDL)实现的逻辑电路，委托任务是轻量级的Linux线程，通过委托任务能像控制软件任务一样控制硬件任务；

ICAP控制器由直接内存访问(DMA)控制器和ICAP控制逻辑组成；

所述存储子系统由附加控制器、内存管理单元、内存控制器、任务仲裁器和突发访问转换器组成；

所述直接内存访问(DMA)控制器通过接收处理器系统PS的请求，完成比特配置文件从内存到ICAP控制器的加载，同时将比特配置文件加载到位转换状态机；附加控制器通过AXI总线实现与处理器系统PS的互联，并将存储子系统的状态信息返回到处理器系统PS，同时将硬件任务突发访问的虚拟地址发送到内存管理单元，内存管理单元控制内存控制器实现虚拟地址到物理地址的转换，任务仲裁器在内存控制器的控制下对硬件任务进行选择，突发访问转换器对任务仲裁器传来的访问地址进行转换并发送到内存管理单元；

ICAP控制器动态加载存储在外部存储器中的部分比特配置文件，并通过两个AXI端口与CPU进行通信：端口S_AXI_HP用于从CPU读取比特配置文件信息并加载到ICAP端口，端口M_AXI_GP是一个AXI4 LITE接口，用于接收处理器系统PS的命令；用户逻辑区域PL由AXI总线互联、直接内存访问(DMA)控制器、位转换状态机和ICAP端口构成；AXI总线互联将处理器系统PS和用户逻辑区域PL进行连接，以实现指令和数据的传输；直接内存访问(DMA)控制器控制端口S_AXI_HP，将内存的比特配置文件加载到位转换状态机中；位转换状态机用于对比特配置文件的配置信息进行位翻转，保证配置的正常进行；ICAP端口实现对比特配置文件的动态加载；

存储子系统对外端口连接情况是：第一端口用于任务仲裁器读取硬件任务fifo数据，第二端口用于任务仲裁器向硬件任务fifo中写入数据，第三端口用于任务仲裁器向突发访问转换器写入未经转换的虚拟地址，第四端口用于内存控制器向任务仲裁器写入数据，第五端口用于任务仲裁器通过内存控制器向内存写入硬件任务数据，第六端口用于内存管理单元向内存控制器写入命令和地址，第七端口用于内存管理单元向内存控制器写入页表查询结果地址，第八端口用于内存管理单元向内存控制器写入物理地址，第九端口是附加控制器向内存管理单元发送基地址，第十端口用于附加控制器获取内存管理单元错误地址信息，第十一端口用于附加控制器获取内存管理单元转换检测缓冲区的命中信息，第十二端口用于附加控制器获取内存管理单元转换检测缓存区未查到次数，第十三端口用于附加控制器向硬件任务fifo发送复位信号，第十四端口用于附加控制器向内存管理单元发送重试信号，第十五端口用于附加控制器向内存管理单元发送转换表基地址，第十六端口用于突发访问转换器向内存管理单元写入转换后的虚拟地址，第十七端口用于处理器系统PS向内存控制器写入数据和页表信息，第十八端口用于处理器系统PS向附加控制器写入处理器系统PS指令和进程基地址。

2.根据权利要求1所述的基于FPGA的动态部分重构系统，其特征在于：硬件任务由一个数据同步状态机和用户逻辑构成；数据同步状态机用于实现硬件任务与系统接口和存储子系统接口数据交互；首先硬件任务通过向o_osif中写入读取虚拟地址的命令，并一直等待，直到存储子系统将虚拟地址放入i_osif中，硬件任务读取i_osif，并进入下一个状态；硬件任务将获取到的虚拟地址写入到o_memif中，然后等待存储子系统访问内存并将数据写入到i_memif中；从i_memif中读取数据到硬件任务本地，待用户逻辑对数据处理完成之后，由数据同步状态机将数据写入到o_memif中，完成数据交互；数据同步状态机从内存中获取数据之后，向用户逻辑发送数据和执行指令，用户逻辑在本地完成数据处理之后向数据同步状态机发送数据处理完成指令，并将数据发送到数据同步状态机中。