[发明专利]基于FPGA的动态部分重构系统及方法

说明书

本发明提供一种基于FPGA的动态部分重构系统及方法，包括重构任务开发模型、ICAP控制器和存储子系统；重构任务开发模型包含软件任务、硬件任务和委托任务；软件任务是基于Linux多线程的开发，硬件任务是具有接口规范的由VHDL实现的逻辑电路，委托任务是轻量级的Linux线程，通过委托任务能像控制软件任务一样控制硬件任务；ICAP控制器由DMA控制器和ICAP控制逻辑组成；存储子系统由附加控制器、内存管理单元、内存控制器、任务仲裁器和突发访问长度转换器组成。本发明实现了用于硬件任务与系统应用软件层进行数据交互，降低了重构应用开发的难度，减少了用户对器件底层硬件的直接操作，加快了重构应用的开发速度。

(一)技术领域：

本发明基于FPGA{FPGA是Field Programmable Gate Array(现场可编程门阵列)的缩写}的动态部分重构系统，其是一种基于FPGA的动态重构技术的嵌入式操作系统，特别是一种基于嵌入式Linux系统的动态重构技术开发平台，实现动态重构技术的快速二次开发与应用，属于计算机技术领域。

(二)背景技术：

动态重构技术在数字电路设计方面的优势在很多研究领域都具有价值，但是由于其与FPGA器件底层的逻辑资源息息相关，同时当前FPGA的集成规模已达百万门级以上而且片上资源的种类也越来越多，因而，该技术在推广应用中面临如下问题：

⑴灵活性差、实时性低

动态重构技术很大程度上依赖FPGA生产商提供的开发套件和工具，而这些都不支持用户根据功能需求进行二次开发，同时不提供相应的软硬件编程接口，用户只能根据指定的开发流程进行简单的重构实验，这削弱了重构系统的灵活性。此外，由于FPGA供应商提供的开发套件无法对重构过程进行实时调度，因而使得重构效率低下，重构技术缺乏实时性。

⑵缺乏重构硬件与上层软件的通信机制

在数字电路设计中，底层硬件与上层软件进行数据交互是大规模数字电路的必经之路。在动态重构技术应用过程中，分布于底层硬件的重构设计因缺乏与上层软件的通信机制，使得重构应用往往脱离软件进行，这很大程度上降低了重构技术二次开发的特性，以及重构技术与嵌入式系统结合应用的可能。

(三)发明内容：

本发明提供一款基于FPGA的动态部分重构系统，其目的是：为用户提供由硬件任务、软件任务和委托任务构成的编程模型，并通过动态重构技术实现对硬件任务的动态加载，设计并实现了用于硬件任务与系统应用软件层进行数据交互的存储子系统。该系统降低了重构应用开发的难度，减少了用户对器件底层硬件的直接操作，加快了重构应用的开发速度。

本发明提供一款基于FPGA的动态部分重构系统，其技术方案是：在嵌入式Linux系统的多线程编程模型基础之上，结合FPGA的部分动态重构特性，设计了基于硬件任务、软件任务和委托的任务的重构开发模型，并设计了高速ICAP控制器用于硬件任务的动态加载，最后通过开发的存储子系统实现硬件任务与重构系统的软件上层进行数据交互。

本发明一种基于FPGA的动态部分重构系统的架构分为三部分：请参阅图1，由Linux内核之上的重构任务开发模型1、位于FPGA逻辑资源区域的ICAP控制器2和存储子系统3组成；ICAP{ICAP是Internal Configuration Access Port(内部配置端口)的缩写}控制器2由DMA{DMA是Direct Memory Access(直接内存访问)的缩写}控制器4和ICAP控制器5组成；存储子系统3由附加控制器6、内存管理单元7、内存控制器8、任务仲裁器9和突发访问长度转换器10组成；