[发明专利]一种适用于非环路结构SAR ADC的乱序及校准方法

说明书

本发明公开了一种适用于非环路结构SAR ADC的乱序及校准方法，包括：对ADC中参考比较器进行前台校准，包括：对参考比较器的正输入端和负输入端进行比较，根据该比较结果增加电压值以补偿失调；在每个转换周期下对比较器进行乱序操作，采用伪随机数序列选取一个来比较第二次转换的MSB位；对乱序操作后的比较器进行校准，包括：判断当前比较周期是否为LSB位的比较，及在判断为LSB位比较时，对参考比较器和LSB位比较器的输出结果对比，根据对比结果增加LSB位比较器输入的校准电压。本发明通过比较乱序后的LSB位比较器与固定的参考比较器输出结果的不同来进行校准，不会增加额外的时间，加快了校准算法收敛的速度。

技术领域

本发明涉及一种适用于非环路结构SAR ADC的乱序及校准方法，属于SAR ADC的技术领域。

背景技术

高速低功耗模数转换器大量应用于通讯领域，传统SAR ADC受制于其工作原理，难以做到高速特性。近年来，随着先进工艺的不断发展，SAR ADC得益于其高度的数字性，速度也能做的相对较高，很多研究都致力于通过架构上的改进大幅提升SAR ADC的速度。其中，非环路结构在每一个比较周期采用单独的比较器进行工作，大大减少了传统环路结构的逻辑延迟，提高了转换速度。但多个比较器的引入会导致比较器的失调以及比较器之间的失配成为制约整个SAR ADC精度的关键因素，因此对多个比较器的校准就成为非环路结构SARADC中非常重要的一环。若采用前台校准，多个比较器的校准会消耗较长时间，也容易受到工作时环境参数的影响。同时，传统的后台校准面对多个比较器带来的校准时间增加也时高速SAR ADC设计中应该避免的。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种适用于非环路结构SAR ADC的乱序及校准方法，解决多个比较器的引入会导致比较器的失调以及比较器之间的失配，使得对多个比较器的校准受到影响的问题。

本发明具体采用以下技术方案解决上述技术问题：

一种适用于非环路结构SAR ADC的乱序及校准方法，包括以下步骤：

对ADC中参考比较器进行前台校准，包括：将ADC的输入短接为共模电压，对参考比较器的正输入端和负输入端进行比较，根据该比较结果通过增加或减少校准电压的电压值以补偿正输入端或负输入端的失调；

在每个转换周期下对比较器进行乱序操作，包括：

第一次转换，选取前N个比较器按顺序完成MSB位比较，及对选取的N个中最后一个比较器完成LSB位比较，其中N为2以上的自然数；

从第二次转换的MSB位开始，采用伪随机数序列从上一次比较中未被选中的比较器与上一次转换周期时相同比特位所用的比较器中选取一个来比较第二次转换的MSB位；

对乱序操作后的比较器进行校准，包括：判断当前比较周期是否为LSB位的比较，及在判断为LSB位比较时，对参考比较器和LSB位比较器的输出结果对比，根据对比结果增加或减少LSB位比较器输入的校准电压。

进一步地，作为本发明的一种优选技术方案，所述方法中根据参考比较器的正输入端和负输入端的比较结果，通过增加或减少校准电压的电压值，具体为：

若参考比较器的输出结果为1，则增加参考比较器的负校准输入端的电压值；

若参考比较器的输出结果为0，则增加参考比较器的正校准输入端的电压值。

进一步地，作为本发明的一种优选技术方案，所述方法的中采用1比特的伪随机数序列选取一个比较器，具体为：

若伪随机数序列的伪随机数值为1，则选取上一次比较中未选择的比较器；

若伪随机数序列的伪随机数值为0，则选取上一次转换周期时相同比特位所用的比较器。