[发明专利]3D NAND存储器及其形成方法

说明书

本发明涉及一种3D NAND存储器及其形成方法，该方法包括：提供衬底，所述衬底包括存储区域和外围电路区域；在所述外围电路区域上形成外围电路；形成覆盖所述外围电路及存储区域的第一介质层；在所述外围电路区域上方的第一介质层内形成延伸至外围电路接触区域的第一金属插塞；在所述存储区域上形成存储结构；形成覆盖所述存储结构及第一介质层的第二介质层；在所述外围电路区域上方的第二介质层内形成延伸至所述第一金属插塞的第二金属插塞。上述方法可以提高形成的3D NAND存储器的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种3D NAND存储器及其形成方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NAND闪存存储器。3D NAND闪存存储器是一种基于平面NAND闪存的新型产品，这种产品的主要特色是垂直堆叠了多层数据存储单元，将平面结果转化为立体结构，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大程度的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

请参考图1～7为现有技术中的3D NAND形成过程的结构示意图。

图1，在衬底10的外围电路区域2上形成外围电路，图1中以在外围电路区域2上形成晶体管20作为示意，并形成覆盖所述外围电路以及衬底10的存储区域1的介质层21。其中，所述外围电路区域2与存储区域1之间通过隔离结构11进行隔离。

图2，利用干法刻蚀工艺去除所述存储区域1上方的介质层21，暴露出所述衬底的存储区域1。

图3，在所述存储区域1上形成3D NAND存储结构30，并沉积形成氧化层31。

图4，在所述氧化层31表面形成图形化光刻胶层40，定义外围电路区域2上方的接触孔区域。

图5，刻蚀所述氧化层31和介质层21，形成接触孔50。

图6，在所述氧化层31表面形成图形化光刻胶层60，暴露出外围电路区域2上方的离子注入区域，对所述接触孔50底部进行离子注入。

图7，去除所述图形化光刻胶层60之后，在所述接触孔50内填充金属层70，并覆盖所述氧化层31。

在所述接触孔50形成之后，进行离子注入，可以调节金属层70与晶体管20的硅表面的接触电阻。

但是，在传统的3D NAND工艺中，由于最终氧化层31的厚度，取决于存储区1薄膜沉积的高度，而由于3D NAND存储结构30高度较大，存储区1薄膜的高度远大于外围电路区域，这就导致外围电路区域2的接触孔50有着很大的深宽比。在离子注入前，定义离子注入区域的光刻形成光刻胶层60的过程中，大的深宽比使得部分光刻胶在显影过程中陷入接触孔50中不能正常去除。从而影响后续离子注入的效果，最终体现为器件工作时频率变慢，从而影响存储器件的存储速度，而这对3D NAND这种高速存储器件有着极为致命的影响。

因此，需要一种新的3D NAND存储器及其形成方法，以解决上述问题。

发明内容

本发明所要解决的技术问题是，提供一种3D NAND存储器及其形成方法，以提高3DNAND存储器的性能。