[发明专利]具有不同阈值电压的位线钳位晶体管的感测电路

说明书

提供了基于数据模式或诸如不均匀的沟道宽度的物理不均匀性模式来在感测操作期间增强存储器串的沟道中的电流的技术。在一个方面中，感测电路针对典型地将元数据储存在高编程状态中的存储器串进行修改。这些感测电路中的位线钳位晶体管可以配置有相对低的阈值电压，导致相对高的钳位电压，这继而造成在感测期间的更高的串电流。更低的阈值电压可以通过更短的控制栅极长度、更小的氧化物厚度、更低的氧化物介电常数或者更大的源极和/或漏极掺杂浓度中的至少一个来实现。在另一方面中，被期望为通常储存高状态的数据的存储器串以相对更厚的沟道和/或更大的掺杂浓度来制造。

技术领域

本公开涉及存储器装置的操作。

背景技术

在各种电子装置中使用半导体存储器装置已经变得更加流行。例如，在蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中使用非易失性半导体存储器。

诸如浮置栅极或电荷俘获材料的电荷储存材料可以用在这样的存储器装置中以储存表示数据状态的电荷。电荷俘获材料可以垂直地布置在三维(3D)堆叠存储器结构中，或者水平地布置在二维(2D)存储器结构中。3D存储器结构的一个示例是包括交替的导电层和介电层的堆叠体的成本可扩展(BiCS)架构。

存储器装置包含存储器单元，该存储器单元可以布置成串，例如，其中选择栅极晶体管提供在串的端部处以将串的沟道选择性地连接到源极线或位线。此外，感测电路可以连接到位线，以感测串中的电流。然而，在操作这样的存储器装置中存在各种挑战。

发明内容

本发明的一个方面涉及一种存储器装置，其包括：多个存储器串，每个串包括在存储器单元的集合之中的串联连接的存储器的集合；多个感测电路，其中每个感测电路包括具有连接到所述多个存储器串中的相应的存储器串的源极端子的晶体管，所述晶体管的控制栅极连接到公共的电压源，所述晶体管包括连接到所述存储器串的第一集合的晶体管的第一集合和连接到所述存储器串的第二集合的晶体管的第二集合，并且所述晶体管的第一集合比所述晶体管的第二集合具有更高的阈值电压。

本发明的另一个方面涉及一种方法，其包括：将控制栅极电压施加到连接到字线和到相应的位线的存储器单元的集合；以及在所述控制栅极电压期间，在将所述相应的位线的第一集合钳位在第一电平并且将所述相应的位线的第二集合钳位在比所述第一电平更大的第二电平时，感测每个存储器单元是处于导电状态还是不导电状态。

附图说明

类似编号的元件在不同的附图中指代共同的组件。

图1A是示例性存储器装置的框图。

图1B描绘了图1A的温度感测电路115的示例。

图2是描绘了图1A的感测块51-53的一个示例的框图。

图3描绘了NAND串和用于感测的组件的配置。

图4描绘了在图3中的电流感测模块402的示例实现方式中基于电压上的改变的电流感测。

图5描绘了图3的BLC晶体管404的示例实现方式。

图6是包括图1的存储器结构126的示例3D配置中的平面中的块的集合的存储器装置600的立体图。

图7A描绘了图6的块中的一个的部分的示例横截面图。

图7B描绘了示例晶体管500。

图8描绘了图7A的堆叠体的区域622的特写视图。

图9A描绘了图1的存储器结构126的示例实现方式，该存储器结构126包括3D配置中的子块中的NAND串。

图9B描绘了符合图9A的子块SB0-SB3的立体图。

图10A描绘了包含四个数据状态的示例两通过(two-pass)编程操作的初始阈值分布。