[发明专利]半导体器件及其制造方法

说明书

一种半导体器件及其制造方法。所述半导体器件，包括第一导电型第一掺杂区域、第二导电型第二掺杂区域、源极区、漏极区、栅绝缘膜和栅电极。第一导电型第一掺杂区域形成在基板区中。第二导电型第二掺杂区域形成在基板中并与第一导电型第一掺杂区域间隔开。源极区形成在第一导电型第一掺杂区域中。漏极区形成在第二导电型第二掺杂区域中。栅绝缘膜形成在源极区和漏极区之间。栅绝缘膜的第一端的厚度与栅绝缘膜的第二端的厚度不同。栅电极形成在栅绝缘膜上。

相关申请的交叉引用

本申请要求于2017年7月13日向韩国知识产权局提交的韩国专利申请第10-2017-0089116号的权益，其全部公开内容通过引用结合于此以用于所有目的。

技术领域

本公开内容涉及一种半导体器件及其制造方法，更具体地，涉及一种用于显示驱动器IC的电平移位器块的包括台阶栅绝缘膜或连接绝缘膜的N沟道延伸漏极MOS(nEDMOS)及其制造方法。

背景技术

电平移位器块是在包括在移动设备中的显示驱动器IC中将电压电平从低电压升高至高电压的器件。因为电平移位器块基本上被提供用于所有通道，电平移位器块在显示驱动器IC中占据相对大的面积。尽管已经努力减小常规电平移位器块的占用面积，但由于期望的驱动电流，难以获得积极的结果。

双扩散金属氧化物半导体(DMOS)半导体器件(例如，N沟道横向双扩散MOS(nLDMOS)或N沟道延伸漏极MOS(nEDMOS))已经经常用作电平移位器。在由DMOS半导体器件形成的电平移位器中，由于电平移位器需要承受高漏极电压，因此优选使用厚栅绝缘膜。然而，存在由于栅极输入电压低而无法通过厚栅绝缘膜获得所期望的漏极电流Idsat的问题。此外，由于低掺杂浓度，不能从已经用于相关技术的DMOS器件的漂移区获得期望的漏极电流Idsat值。此外，由于用于调整沟道长度的余量不足，在将漏电流Ioff调整为预定值或更低时存在限制。

发明内容

提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的一些构思。本发明内容并非旨在确定所要求保护的主题的关键特征或基本特征，也不旨在用作帮助确定所要求保护的主题的范围。

在一个总体方面，提供了一种半导体器件，包括：基板；第一导电型第一掺杂区域，其形成在所述基板中；第二导电型第二掺杂区域，其与所述第一导电型第一掺杂区域间隔开地形成在所述基板中；源极区，其形成在所述第一导电型第一掺杂区域中；漏极区，其形成在所述第二导电型第二掺杂区域中；栅绝缘膜，其形成在所述源极区和所述漏极区之间，所述栅绝缘膜包括：薄栅绝缘膜，其形成为相比于所述漏极区更靠近所述源极区；厚栅绝缘膜，其形成为相比于所述源极区更靠近所述漏极区；以及连接绝缘膜，其设置在所述薄栅绝缘膜和所述厚栅绝缘膜之间，并且所述连接绝缘膜的厚度从所述薄栅绝缘膜的厚度变化至所述厚栅绝缘膜的厚度；以及栅电极，其形成在所述薄栅绝缘膜、所述厚栅绝缘膜和所述连接绝缘膜上，其中，所述薄栅绝缘膜的下表面与所述厚栅绝缘膜的下表面共面，并且所述栅电极覆盖所述厚栅绝缘膜的长度的一半以上。

优选地，所述连接绝缘膜的上表面可以具有斜面。

优选地，所述第一导电型第一掺杂区域可以形成为在所述源极区至所述漏极区的方向上延伸至所述薄栅绝缘膜的部分区域。

优选地，所述第二导电型第二掺杂区域可以形成为在所述漏极区至所述源极区的方向上延伸至所述薄栅绝缘膜的部分区域。

优选地，所述第二导电型第二掺杂区域可以形成为在所述漏极区至所述源极区的方向上仅延伸至所述厚栅绝缘膜的部分区域。

优选地，所述第二导电型第二掺杂区域可以形成为在所述漏极区至所述源极区的方向上延伸至所述连接绝缘膜的部分区域。

优选地，所述连接绝缘膜可以将所述薄栅绝缘膜和所述厚栅绝缘膜彼此连接。