[发明专利]具有可控气隙的FINFET结构

权利要求书

1.一种制造集成电路的方法，包括：

在半导体衬底中形成隔离部件，其中，所述隔离部件由与所述半导体衬底物理接触的介电材料形成；

在所述半导体衬底上形成第一鳍和第二鳍，其中，通过所述隔离部件分离所述第一鳍和所述第二鳍；

在所述隔离部件以及所述第一鳍和所述第二鳍上沉积介电材料层；

对所述介电材料层实施蚀刻工艺，由此在所述介电材料层中形成接触沟槽，并且在所述隔离部件中形成凹槽；以及

形成在所述第一鳍和所述第二鳍之间且延伸到所述隔离部件中的所述凹槽的伸长的导电接触部件，从而封闭垂直地位于所述伸长的导电接触部件和所述隔离部件之间的气隙，所述隔离部件的所述介电材料从所述半导体衬底延伸至所述伸长的导电接触部件，

其中，所述伸长的导电接触部件接触所述凹槽的侧壁的部分。

2.根据权利要求1所述的方法，其中，形成所述隔离部件包括：

图案化所述半导体衬底以形成沟槽；

在所述沟槽中填充介电材料；以及

对所述介电材料实施化学机械抛光工艺。

3.根据权利要求2所述的方法，其中，形成所述第一鳍和所述第二鳍包括在所述半导体衬底的第二半导体材料上选择性外延生长第一半导体材料。

4.根据权利要求3所述的方法，其中，所述第一半导体材料是硅锗并且所述第二半导体材料是硅。

5.根据权利要求1所述的方法，其中，形成所述伸长的导电接触部件还包括：

在所述接触沟槽内暴露所述第一鳍和所述第二鳍；

在所述接触沟槽的侧壁上形成粘合层；以及

在所述接触沟槽中形成金属插塞，其中，由所述粘合层围绕所述金属插塞。

6.根据权利要求5所述的方法，其中，

图案化所述介电材料层包括对所述介电材料层实施蚀刻工艺；

形成所述粘合层包括沉积所述粘合层并且对所述粘合层实施氮化工艺；以及

形成所述金属插塞包括沉积金属层并且在氢气环境中对所述金属插塞实施热回流工艺。

7.根据权利要求6所述的方法，其中，

沉积所述粘合层包括沉积氮化钛；以及

沉积所述金属层包括沉积钴。

8.根据权利要求7所述的方法，其中，沉积所述粘合层包括在300℃至400℃之间的范围内的沉积温度下沉积氮化钛。

9.根据权利要求7所述的方法，其中，所述金属层的沉积包括通过物理汽相沉积和化学汽相沉积交替地沉积钴。

10.根据权利要求6所述的方法，其中，实施所述蚀刻工艺包括使用包括C₄F₆、O₂和CH₂F₂的蚀刻剂来实施所述蚀刻工艺。

11.根据权利要求6所述的方法，其中，形成所述伸长的导电接触部件包括调整所述蚀刻工艺、所述氮化工艺和所述热回流工艺中的至少一个子集以增加所述气隙的体积，从而用于降低寄生电容。

12.根据权利要求11所述的方法，其中，调整所述蚀刻工艺、所述氮化工艺和所述热回流工艺中的至少一个子集包括将所述热回流工艺的回流温度降低至400℃以下。

13.根据权利要求11所述的方法，其中，调整所述蚀刻工艺、所述氮化工艺和所述热回流工艺中的至少一个子集包括通过减少所述氮化工艺的氮化持续时间和氮气压力中的至少一个来降低所述氮化工艺。