[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

沟道图案，设置在基板上；

一对源极/漏极图案，设置在每个所述沟道图案的第一侧和第二侧；

接触，连接到所述源极/漏极图案中的至少一个；以及

栅电极，设置在所述沟道图案周围，

其中在所述栅电极与交叠的栅极覆盖图案相接处的界面在相邻的沟道图案之间凹陷，

其中所述沟道图案与所述基板间隔开，

其中所述栅电极设置在所述基板和所述沟道图案之间，以及

其中所述栅电极的顶表面的最低点低于所述接触的底表面。

2.如权利要求1所述的半导体器件，其中所述沟道图案彼此间隔开并布置在第一方向上，以及

其中所述栅电极在所述第一方向上延伸。

3.如权利要求1所述的半导体器件，其中所述栅电极的第一凹陷的顶表面设置在所述相邻的沟道图案之间，以及

其中所述第一凹陷的顶表面的高度从所述相邻的沟道图案中的第一沟道图案到所述相邻的沟道图案中的第二沟道图案减小然后增大。

4.如权利要求1所述的半导体器件，其中所述基板包括第一区域和第二区域，

其中所述源极/漏极图案包括：在所述第一区域上的第一源极/漏极图案；以及在所述第二区域上的第二源极/漏极图案，以及

其中所述第一源极/漏极图案包括与所述基板的半导体元素不同的半导体元素。

5.如权利要求4所述的半导体器件，其中所述栅电极包括在所述相邻的沟道图案之间的第一凹陷的顶表面以及在所述第一区域与所述第二区域之间的第二凹陷的顶表面，以及

其中所述第二凹陷的顶表面的自所述基板起的高度低于所述第一凹陷的顶表面的自所述基板起的高度。

6.如权利要求1所述的半导体器件，其中所述源极/漏极图案与所述基板间隔开，

所述半导体器件还包括：

绝缘图案，设置在所述基板与所述源极/漏极图案之间。

7.如权利要求1所述的半导体器件，还包括：

掩模图案，与所述沟道图案交叠。

8.如权利要求7所述的半导体器件，其中所述栅电极的最高点低于所述掩模图案的顶表面。

9.如权利要求7所述的半导体器件，还包括：

所述栅极覆盖图案，覆盖所述栅电极和所述掩模图案；和

栅极间隔物，设置在所述栅电极的侧壁上、所述掩模图案中的每个的在与所述栅电极延伸的方向垂直的方向上的边缘部分上、以及所述栅极覆盖图案的侧壁上，

其中所述栅极间隔物的顶表面与所述栅极覆盖图案的顶表面基本上共面。

10.如权利要求1所述的半导体器件，其中所述栅电极设置在每个所述沟道图案的顶表面、第一侧壁和第二侧壁以及底表面周围。

11.如权利要求1所述的半导体器件，其中每个所述沟道图案包括：下沟道图案；以及与所述下沟道图案间隔开的上沟道图案。

12.一种半导体器件，包括：

第一沟道图案，设置在基板上的一对源极/漏极图案之间；

栅电极，设置在所述第一沟道图案周围；

掩模图案，在所述第一沟道图案上；

接触，连接到所述源极/漏极图案；以及

栅极覆盖图案，覆盖所述栅电极和所述掩模图案，

其中所述栅电极的顶表面低于所述掩模图案的顶表面，并且在所述第一沟道图案与邻近所述第一沟道图案的第二沟道图案之间凹陷，

其中所述第一沟道图案与所述基板间隔开，

其中所述栅电极设置在所述基板和所述第一沟道图案之间，以及

其中所述栅电极的所述顶表面的最低点低于所述接触的底表面。

13.如权利要求12所述的半导体器件，其中所述掩模图案与所述第一沟道图案交叠。