[发明专利]半导体器件

说明书

本发明提供一种半导体器件，该半导体器件包括：沟道图案，设置在基板上；一对源极/漏极图案，设置在每个沟道图案的第一侧和第二侧；以及栅电极，设置在沟道图案周围，其中栅电极包括相邻的沟道图案之间的第一凹陷的顶表面，其中沟道图案与基板间隔开，并且其中栅电极设置在基板和沟道图案之间。

技术领域

本发明构思的示范性实施方式涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件以及用于制造该半导体器件的方法。

背景技术

由于其小尺寸、多功能特性和/或低制造成本，半导体器件在电子产业中随处可见。半导体器件可以是用于存储数据的存储器件、用于处理数据的逻辑器件、或具有存储和逻辑元件两者的混合器件。为了满足对于具有高可靠性和高速度的电子器件的增加的需求，期望多功能的半导体器件。为了满足这些技术要求，半导体器件的复杂性和集成度正被增加。

发明内容

在本发明构思的示范性实施方式中，一种半导体器件包括：沟道图案，设置在基板上；一对源极/漏极图案，设置在每个沟道图案的第一侧和第二侧；以及栅电极，设置在沟道图案周围，其中栅电极包括在相邻的沟道图案之间的第一凹陷的顶表面，其中沟道图案与基板间隔开，并且其中栅电极设置在基板和沟道图案之间。

在本发明构思的示范性实施方式中，一种半导体器件包括：沟道图案，设置在基板上的一对源极/漏极图案之间；栅电极，设置在沟道图案周围；掩模图案，在沟道图案上；以及栅极覆盖图案，覆盖栅电极和掩模图案，其中栅电极的顶表面低于掩模图案的顶表面，其中沟道图案与基板间隔开，并且其中栅电极设置在基板和沟道图案之间。

在本发明构思的示范性实施方式中，一种半导体器件包括：在基板上的有源图案，该有源图案包括第一半导体图案和与第一半导体图案间隔开的第二半导体图案；以及栅电极，交叉有源图案并在第一方向上延伸，其中栅电极设置在第一半导体图案和第二半导体图案之间，其中第二半导体图案包括沟道图案和源极/漏极图案，并且其中栅电极包括邻近于第二半导体图案的凹陷的顶表面。

在本发明构思的示范性实施方式中，一种半导体器件包括：基板；半导体图案，设置在基板上；第一沟道和第二沟道，设置在半导体图案中，其中第一沟道和第二沟道彼此相邻；以及栅电极，设置在第一沟道和第二沟道中的每个的第一侧和第二侧并在半导体图案和第一沟道之间以及在半导体图案和第二沟道之间，其中栅电极的在第一沟道和第二沟道之间的表面向基板凹陷并低于第一沟道和第二沟道的顶表面。

附图说明

通过参照附图详细地描述本发明构思的示范性实施方式，本发明构思的以上和其它的特征将变得更加明显。在附图中，相同的附图标记可以指的是相同的元件。

图1是示出根据本发明构思的示范性实施方式的半导体器件的俯视图。

图2A、图2B和图2C是分别沿着图1的线A-A'、B-B'和C-C'截取的剖视图。

图3A是示出图1的区域‘M’的透视图。

图3B是沿着图3A的线D-D'截取的透视图。

图4、图6、图8、图10、图12、图14和图16是示出根据本发明构思的示范性实施方式的用于制造半导体器件的方法的俯视图。

图5A、图7A、图9A、图11A、图13A、图15A和图17A是分别沿着图4、图6、图8、图10、图12、图14和图16的线A-A'截取的剖视图。

图5B、图7B、图9B、图11B、图13B、图15B和图17B是分别沿着图4、图6、图8、图10、图12、图14和图16的线B-B'截取的剖视图。

图7C、图9C、图11C、图13C、图15C和图17C是分别沿着图6、图8、图10、图12、图14和图16的线C-C'截取的剖视图。