[发明专利]碳化硅半导体器件和制造方法

说明书

本发明公开了碳化硅半导体器件和制造方法。一种半导体器件包括从第一表面延伸到碳化硅半导体主体中的沟槽结构。所述沟槽结构包括在所述沟槽结构的底部处的辅助电极和布置在所述辅助电极和第一表面之间的栅极电极。屏蔽区邻接所述沟槽结构的底部处的辅助电极并且与漂移结构形成第一pn结。

技术领域

本发明涉及碳化硅半导体器件和制造方法。

背景技术

功率半导体器件将高最大电流密度与高电压阻断能力组合。典型的功率半导体器件具有垂直结构使得负载电流在半导体管芯的两个相对侧之间流动。在垂直器件中，功率半导体器件的最大额定电流与其面积成比例，并且电压阻断能力与半导体管芯中的漂移区的高度或垂直延伸正相关。在功率半导体开关（诸如IGFET（绝缘栅场效应晶体管）和IGBT（绝缘栅双极型晶体管））中，通过栅极电介质电容耦合到主体区的栅极电极控制通过主体区的负载电流。高阻断电压导致靠近栅极电介质的强电场，使得在具有高固有击穿场强的半导体（比如SiC）的情况下，代替漂移区的性质，栅极电介质的介电强度可以确定功率半导体器件的电压阻断能力。

需要在对额定电流和导通电阻率没有负面影响或者仅仅有低负面影响的情况下，进一步增加半导体器件的电压阻断能力并且提高半导体器件的雪崩耐受性（avalancheruggedness）。

发明内容

本公开涉及一种包括沟槽结构的半导体器件，所述沟槽结构从第一表面延伸到碳化硅半导体主体中。沟槽结构可以包括在沟槽结构的底部处的辅助电极和可以布置在所述辅助电极和第一表面之间的栅极电极。屏蔽区可以邻接沟槽结构的底部处的辅助电极并且可以与漂移结构形成第一pn结。

本公开进一步涉及一种包括沟槽结构的半导体器件，所述沟槽结构从第一表面延伸到碳化硅半导体主体中。沟槽结构包括第一和第二部段（segment）。第一和第二部段均从第一侧壁延伸到沟槽结构的相对的第二侧壁。第一部段中的栅极电极与沟槽结构的底部处的半导体主体介电绝缘。在第二部段中形成辅助电极。屏蔽区邻接沟槽结构的底部处的辅助电极并且与半导体主体中的漂移结构形成第一pn结。场电介质分离辅助电极和漂移结构。

本公开还涉及一种制造碳化硅器件的方法。在包括主体层的碳化硅衬底的工艺表面中形成沟槽，所述主体层与漂移层结构形成第二pn结，其中所述主体层在工艺表面和漂移层结构之间。沟槽暴露漂移层结构。穿过沟槽的底部注入掺杂剂以形成屏蔽区，所述屏蔽区与漂移层结构形成第一pn结。在沟槽的侧壁上形成介电间隔物。在沟槽的底部区段中形成辅助电极的掩埋部分，其中掩埋部分邻接屏蔽区。

在从属权利要求中描述了进一步的实施例。本领域技术人员在阅读下面的详细描述时和在查看附图时将认识到附加的特征和优点。

附图说明

附图被包括以提供对本实施例的进一步理解并且被并入在本说明书中且构成本说明书的一部分。附图图示本实施例并且连同本描述一起用于解释实施例的原理。将容易领会到进一步的实施例和意图的优点，因为通过参考下面的详细描述它们变得更好理解。

图1是根据实施例的包括沟槽结构的半导体器件的部分的示意性垂直横截面视图，所述沟槽结构具有第一部段和第二部段，在所述第一部段中至少在顶部区段中形成栅极电极，在所述第二部段中辅助电极在第一表面和屏蔽区之间延伸。

图2A是根据实施例的半导体器件的部分的示意性垂直横截面视图，其中第一部段形成在第一沟槽结构中并且其中第二部段形成在第二沟槽结构中。

图2B是根据另一实施例的半导体器件的部分的示意性透视图，其中在第一部段中栅极电极使辅助电极的掩埋部分与半导体主体的第一表面间隔开。

图2C是根据另一个实施例的半导体器件的部分的示意性透视图，其中第一和第二部段沿着沟槽结构的纵轴交替。

图2D是根据另一实施例的半导体器件的部分的示意性垂直横截面视图，其中栅极电极使辅助电极的掩埋部分与沟槽结构的第一部段中的第一表面间隔。