[发明专利]半导体器件及其制造方法

说明书

本申请公开了一种半导体器件及其制造方法。该制造方法包括：在衬底上形成栅叠层；在所述栅叠层上形成停止层，所述停止层共形地覆盖所述栅叠层；在所述停止层上形成牺牲层；将所述牺牲层图案化，使得所述牺牲层在所述栅叠层侧壁的部分保留从而形成牺牲侧墙；采用所述栅叠层和所述牺牲侧墙作为第一硬掩模，在所述衬底上进行第一次离子注入，以形成源漏区；去除所述牺牲侧墙；以及采用所述栅叠层作为第二硬掩模，在所述衬底上进行第二次离子注入，以形成轻掺杂漏区。该方法采用同一个光致抗蚀剂掩模，采用牺牲侧墙作为附加的硬掩模形成源漏区，在去除牺牲侧墙之后形成轻掺杂漏区，从而减少光致抗蚀掩模的数量以及降低制造成本。

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)在集成电路制造领域中有着广泛的应用。MOSFET包括在半导体衬底中形成的源漏区，以及在半导体衬底上形成的栅叠层。在源漏区之间的半导体材料中形成沟道。在工作状态，利用栅叠层施加的电场控制沟道中的电流大小。为了进一步改善MOSFET的性能，可以在沟道中靠近漏区的位置形成轻掺杂漏区(Lightly Doped Drain，LDD)。该LDD区域可以承受部分电压，从而减弱漏区电场、抑制热电子退化效应。

在现有技术中，用于制造集成电路的MOSFET采用二氧化硅制作的侧墙作为进行MOSFET轻掺杂漏区(Lightly Doped Drain，LDD)注入工艺的硬掩模。由于制作侧墙的二氧化硅与已加工的有效场氧、栅氧等结构的材质相近，不能够对侧墙进行选择性的蚀刻，故而无法在之后的制造步骤中除去侧墙，导致在对衬底进行LDD注入与源漏离子注入的步骤中，需要分别进行一次光致抗蚀剂涂覆，因此，在现有的制造方法中，使用的掩模数量和光刻步骤过多，导致制造成本过高。

发明内容

有鉴于此，本申请针对现有技术中所存在的上述问题提供了一种半导体器件及其制造方法。

根据本发明的一方面，提供一种半导体器件的制造方法，包括：在衬底上形成栅叠层；在所述栅叠层上形成停止层，所述停止层共形地覆盖所述栅叠层；在所述停止层上形成牺牲层；将所述牺牲层图案化，使得所述牺牲层在所述栅叠层侧壁的部分保留从而形成牺牲侧墙；采用所述栅叠层和所述牺牲侧墙作为第一硬掩模，在所述衬底上进行第一次离子注入，以形成源漏区；去除所述牺牲侧墙；以及采用所述栅叠层作为第二硬掩模，在所述衬底上进行第二次离子注入，以形成轻掺杂漏区。

优选地，所述停止层的材料包括硅酸乙酯，所述牺牲层的材料包括多晶硅。

优选地，所述形成牺牲侧墙的步骤包括：采用各向异性蚀刻法对所述牺牲层进行蚀刻，其中，所述蚀刻在到达所述停止层时停止。

优选地，所述去除所述牺牲侧墙的步骤包括：采用各向异性蚀刻法对所述牺牲侧墙进行蚀刻，其中，所述蚀刻在到达所述停止层时停止。

优选地，在所述第一次离子注入的步骤和所述第二次离子注入的步骤中注入N型掺杂剂，且所述第二次离子注入的掺杂剂浓度小于所述第一次离子注入的掺杂剂浓度。

优选地，所述牺牲侧墙的形貌呈圆滑状。

优选地，所述停止层的厚度为500至1000埃。

优选地，所述牺牲层的厚度为1500至3000埃。

优选地，所述半导体器件为NMOS器件，在形成所述栅叠层的步骤之前，还包括：在所述衬底中形成P型阱区，所述栅叠层位于所述P型阱区上，所述源区、漏区和轻掺杂漏区位于所述P型阱中且分别掺杂为N型。