[发明专利]芯片布线方法

说明书

本发明提供了一种芯片布线方法，包括：通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域；获取拥塞区域中的多个标准单元；根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整，能在消除布线拥塞的同时，提升芯片的布线效率。

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种芯片布线方法。

背景技术

在集成电路物理设计中，布线资源的充分利用可以减小芯片的面积，从而大大降低芯片的成本，提高此产品在市场的竞争力。目前，各种布局布线工具发展的越来越完备，不但提高了芯片设计速度，在布线资源的利用率上也有很大的提高。但布局布线工具通常是以全局芯片为考虑，难免有些小点考虑不周，在实际的布局布线过程中就会出现一些局部拥塞，例如，靠近宏单元(block)的引脚(pin)的区域和靠近block边角的区域等。此时就需要人为的手动干预来解决以上问题，造成芯片的布线效率低且易出现拥塞。

发明内容

本发明实施例的目的在于提供一种芯片布线方法，以解决芯片的布线效率低且易出现拥塞的问题。

为了达到上述目的，本发明的实施例提供了一种芯片布线方法，包括：

通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域；

获取拥塞区域中的多个标准单元；

根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整。

其中，根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整的步骤，包括：

根据拥塞区域在芯片上的位置，确定各标准单元的坐标；

根据各标准单元的坐标，对各标准单元的位置进行调整。

其中，根据拥塞区域在芯片上的位置，确定各标准单元的坐标的步骤，包括：

若拥塞区域位于芯片上靠近第一block的多个引脚的位置，则获取第一block的多个引脚的横坐标，并获取第一block靠近拥塞区域的边界的纵坐标；

将获得的多个横坐标依次作为多个标准单元的横坐标；其中，多个横坐标与多个标准单元一一对应；

以第一block靠近拥塞区域的边界的纵坐标为起点，按照第一预定步长朝远离第一block的方向移位，得到多个标准单元的纵坐标；其中，按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标。

其中，在按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标的步骤之后，方法还包括：

获取芯片上能用于纵向走线的金属层数，以及多个引脚中每相邻两个引脚之间的间距；

若拥塞区域位于第一block的下方，则通过公式y_n＝y₀-n/(L₁*k)*h₁调整标准单元的纵坐标；其中y_n表示第n个标准单元调整后的纵坐标，多个标准单元按照横坐标从左至右的顺序排序，y₀表示第一block靠近拥塞区域的边界的纵坐标，L₁表示芯片上能用于纵向走线的金属层数，k表示多个引脚中每相邻两个引脚之间的间距与金属线的节距的比值，h₁表示第一预定步长；

若拥塞区域位于第一block的上方，则通过公式y_n＝y₀+n/(L₁*k)*h₁调整标准单元的纵坐标。

其中，根据拥塞区域在芯片上的位置，确定各标准单元的坐标的步骤，包括：

若拥塞区域位于芯片上靠近第二block的边角的位置，则获取第二block的边角的角点坐标；