[发明专利]存储器芯片、控制其的缓冲器芯片模块以及存储器模块

权利要求书

1.一种存储器芯片，包括：

芯片选择CS缓冲器，其被配置为接收芯片选择信号；

命令CMD缓冲器，其被配置为接收命令信号；

芯片识别CID缓冲器，其被配置为接收芯片识别信号；以及

其中，从芯片识别信号被激活开始经过一定时间以后，命令信号被输入，并且当命令信号被输入时，CMD缓冲器被激活，以及

其中，从芯片选择信号被激活开始经过一定时间以后且在命令信号被输入之前，芯片识别信号被输入，并且当芯片识别信号被输入时，CID缓冲器被激活。

2.如权利要求1所述的存储器芯片，还包括地址ADDR缓冲器，其被配置为接收地址信号，其中，从命令信号被输入开始经过一定时间以后，地址信号被输入，并且当地址信号被输入时，ADDR缓冲器被激活。

3.如权利要求1所述的存储器芯片，其中，当芯片识别信号与存储器芯片不对应时，CMD缓冲器和ADDR缓冲器保持关断状态。

4.如权利要求1所述的存储器芯片，还包括：

缓冲器激活控制器，其被配置为控制CID缓冲器、CMD缓冲器和地址ADDR缓冲器的激活。

5.如权利要求4所述的存储器芯片，还包括：

配置寄存器，其被配置为储存关于CID缓冲器、CMD缓冲器和ADDR缓冲器的激活的时序信息，

其中，缓冲器激活控制器基于关于CID缓冲器、CMD缓冲器和ADDR缓冲器的激活的时序信息来控制CID缓冲器、CMD缓冲器和ADDR缓冲器的激活。

6.一种缓冲器芯片模块，包括：

控制信号队列，其被配置为接收控制信号，所述控制信号被划分为芯片选择信号、芯片识别信号、命令信号和地址信号，并且被配置为储存芯片选择信号、芯片识别信号、命令信号和地址信号；以及

仲裁器，其被配置为根据预定的时序条件来输出储存在控制信号队列中的控制信号，

其中，在芯片选择信号被激活以后且输出命令信号之前，仲裁器输出芯片识别信号。

7.如权利要求6所述的缓冲器芯片模块，其中，从命令信号被输出开始经过一定时间以后，仲裁器输出地址信号。

8.如权利要求6所述的缓冲器芯片模块，还包括：

控制信号输入电路，其被配置为将控制信号划分并储存在控制信号队列中；

主机接口，其被配置为向存储器控制器或主机发送信号或从存储器控制器或主机接收信号；

存储器接口，其被配置为在仲裁器与存储器芯片或包括存储器芯片的存储器模块之间发送或接收信号；以及

数据缓冲器，其被配置为在主机接口与存储器接口之间缓冲数据。

9.一种存储器模块，包括：

多个存储器芯片，每个存储器芯片包括：缓冲芯片选择信号的芯片选择CS缓冲器、缓冲芯片识别信号的芯片识别CID缓冲器、缓冲命令信号的命令CMD缓冲器和缓冲地址信号的地址ADDR缓冲器；以及

缓冲器芯片模块，其被配置为向所述多个存储器芯片输出芯片选择信号、芯片识别信号、命令信号和地址信号；

其中，从芯片选择信号被激活开始经过预定时间以后且输出命令信号之前，缓冲器芯片模块输出芯片识别信号，并且在芯片选择信号和芯片识别信号被激活之前，所述多个存储器芯片之中的存储器芯片中包括的CMD缓冲器和ADDR缓冲器保持去激活。

10.如权利要求9所述的存储器模块，其中，与芯片选择信号和芯片识别信号不对应的存储器芯片中包括的CMD缓冲器和ADDR缓冲器保持去激活。

11.如权利要求10所述的存储器模块，其中，从芯片识别信号被激活开始经过预定时间以后，缓冲器芯片模块输出命令信号，并且当命令信号被输入时，与芯片选择信号和芯片识别信号相对应的存储器芯片激活其中的CMD缓冲器。