[发明专利]抗两位节点翻转的锁存器

说明书

本发明公开了一种抗两位节点翻转的锁存器，包括：存储单元，输出端穆勒单元；存储单元由3个第一穆勒单元和3个第二穆勒单元连接而成的互锁结构组成并具有六个存储节点；第一穆勒单元包括：2个串联PMOS管和2个串联的NMOS管；第二穆勒单元包括：串联的1个PMOS管和1个NMOS管；输出端穆勒单元包括：3个串联PMOS管和3个串联的NMOS管。第一和第二穆勒单元交替排列，输出端穆勒单元的3个输入端和3个第一穆勒单元的输出端对应的存储节点连接，输出端穆勒单元的输出端和数据输出信号节点连接。本发明能实现对两位节点的单粒子干扰实现很好的抵抗，使锁存器的输出稳定性提高。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种抗两位节点翻转的锁存器。

背景技术

集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。例如：当单个高能粒子如质子或α粒子等穿过芯片时，会在芯片中产生大量的电子空穴对，这些电子空穴对会形成瞬态电流，当芯片的尺寸越来越小时，这些由单粒子引起的瞬态电流可能会造成电路的逻辑状态翻转，从而产生软错误。

软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。

近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子多位翻转成为软错误的一个重要来源。

发明内容

本发明所要解决的技术问题是提供一种抗两位节点翻转的锁存器，能实现对两位节点的单粒子干扰实现很好的抵抗，使锁存器的输出稳定性提高。

为解决上述技术问题，本发明提供的抗两位节点翻转的锁存器包括：存储单元，输出端穆勒单元(Muller C-element)。

所述存储单元由3个第一穆勒单元和3个第二穆勒单元连接而成的互锁结构组成并具有六个存储节点；第一存储节点、第三存储节点和第五存储节点的存储信号同相位，第二存储节点、第四存储节点和第六存储节点的存储信号同相位，所述第一存储节点和所述第二存储节点的存储信息反相。

各所述第一穆勒单元包括：2个串联在电源电压和所述第一穆勒单元的输出端的PMOS管和2个串联在地和所述第一穆勒单元的输出端的NMOS管；所述第一穆勒单元的各PMOS管和对应的一个NMOS管配对且栅极连接在一起并作为一个输入端。

各所述第二穆勒单元包括：1个串联在电源电压和所述第二穆勒单元的输出端的PMOS管和1个串联在地和所述第二穆勒单元的输出端的NMOS管；所述第二穆勒单元的PMOS管的栅极和NMOS管的栅极分别形成一个输入端。

所述输出端穆勒单元包括：3个串联在电源电压和所述输出端穆勒单元的输出端的PMOS管和3个串联在地和所述输出端穆勒单元的输出端的NMOS管；所述输出端穆勒单元的各PMOS管和对应的一个NMOS管配对且栅极连接在一起并作为一个输入端。

各所述第一穆勒单元和各所述第二穆勒单元交替排列，各所述第一穆勒单元的两个输入端和第二存储节点、第四存储节点和第六存储节点中的两个对应连接，各所述第一穆勒单元的输出端和第一存储节点、第三存储节点和第五存储节点中的一个对应连接。

各所述第二穆勒单元的两个输入端和第一存储节点、第三存储节点和第五存储节点中的两个对应连接，各所述第二穆勒单元的输出端和第二存储节点、第四存储节点和第六存储节点中的一个对应连接。

所述输出端穆勒单元的3个输入端和第一存储节点、第三存储节点和第五存储节点对应连接，所述输出端穆勒单元的输出端和数据输出信号节点连接。

进一步的改进是，抗两位节点翻转的锁存器还包括4个第一传输门(TG)和1个第二传输门，数据输入信号分别通过一个第一传输门连接到第二存储节点、第四存储节点、第六存储节点以及所述数据输出信号节点；所述输出端穆勒单元的输出端通过第二传输门和所述数据输出信号节点连接。