[发明专利]使用受控反相时钟的低功耗集成时钟门控单元

权利要求书

1.一种集成时钟门控单元，包括：

输入条件确定电路，被配置为生成临时反相时钟信号和反相输出信号；

使能控制逻辑电路，被配置为从所述输入条件确定电路接收所述临时反相时钟信号和所述反相输出信号；以及

锁存器电路，其耦合到所述使能控制逻辑电路并且被配置为锁存至少取决于所述反相输出信号和所述临时反相时钟信号的输入值。

2.如权利要求1所述的集成时钟门控单元，其中，所述使能控制逻辑电路包括：

第一晶体管，被配置为接收扫描使能信号；

第二晶体管，其串联耦合到第一晶体管并且被配置为接收使能信号；以及

第三晶体管，其串联耦合到第二晶体管并且被配置为接收所述临时反相时钟信号。

3.如权利要求2所述的集成时钟门控单元，其中：

第一晶体管是P型金属氧化物半导体(PMOS)晶体管；

第二晶体管是PMOS晶体管；以及

第三晶体管是N型金属氧化物半导体(NMOS)晶体管。

4.如权利要求1所述的集成时钟门控单元，其中，所述锁存电路包括：

反相器；

第一晶体管，其耦合到所述反相器并且被配置为在其栅极处接收所述临时反相时钟信号，并且使所述反相输出信号通过；

第二晶体管，被配置为在其栅极处接收反相输出信号；

第三晶体管，被配置为在其栅极处接收反相输出信号；以及

第四晶体管，其耦合到所述反相器和第二晶体管和第三晶体管。

5.如权利要求4所述的集成时钟门控单元，其中：

第一晶体管是P型金属氧化物半导体(PMOS)晶体管；

第二晶体管是PMOS晶体管；

第三晶体管是N型金属氧化物半导体(NMOS)晶体管；以及

第四晶体管是NMOS晶体管。

6.如权利要求2所述的集成时钟门控单元，其中，所述输入条件确定电路包括：

NOR门，被配置为接收所述使能信号和所述扫描使能信号，并且根据所述使能信号和所述扫描使能信号来生成反相使能信号；

第一晶体管，被配置为接收反相使能信号；

第二晶体管，其串联耦合到第一晶体管并且被配置为接收时钟信号；以及

第三晶体管，其串联耦合到第二晶体管并且被配置为接收所述反相使能信号。

7.如权利要求6所述的集成时钟门控单元，其中：

所述输入条件确定电路的第一晶体管是P型金属氧化物半导体(PMOS)晶体管；

所述输入条件确定电路的第二晶体管是PMOS晶体管；以及

所述输入条件确定电路的第三晶体管是N型金属氧化物半导体(NMOS)晶体管。

8.如权利要求6所述的集成时钟门控单元，其中，所述输入条件确定电路还包括：

第四晶体管，被配置为接收时钟信号；

第五晶体管，其并联耦合到第四晶体管；

第六晶体管；以及

第七晶体管，其串联耦合到第六晶体管，并且被配置为接收时钟信号。

9.如权利要求8所述的集成时钟门控单元，其中：

所述输入条件确定电路的第四晶体管是P型金属氧化物半导体(PMOS)晶体管；

所述输入条件确定电路的第五晶体管是PMOS晶体管；

所述输入条件确定电路的第六晶体管是N型金属氧化物半导体(NMOS)晶体管；以及

所述输入条件确定电路的第七晶体管是NMOS晶体管。

10.如权利要求1所述的集成时钟门控单元，其中，所述输入条件确定电路被配置为仅当需要时才生成所述临时反相时钟信号。