[发明专利]一种基于FPGA实现超长序列快速卷积运算的方法有效
| 申请号： | 201810276062.3 | 申请日： | 2018-03-27 |
| 公开（公告）号： | CN108509382B | 公开（公告）日： | 2022-06-07 |
| 发明（设计）人： | 孙桂玲;王鹏霄;郑祥雨;陈雨歌;辛港涛;陈江韬 | 申请（专利权）人： | 南开大学 |
| 主分类号： | G06F17/15 | 分类号： | G06F17/15;G06F15/78 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 300350 天津市津南区同砚*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 实现 超长 序列 快速 卷积 运算 方法 | ||
【权利要求书】：
1.一种基于FPGA实现超长序列快速卷积运算的方法，其特征在于：将AD模块采集的两路数据通过三态总线存储在FPGA外部两片独立的SRAM中，然后在突发长度内分别对两片SRAM进行反序读取，将读出的数据送入快速卷积模块，同时将运算结果存储在FPGA外部的DDR2中；其中，在突发长度内分别对两片SRAM进行反序读取，具体为，采用完全反向的顺序对两片SRAM进行读取，突发长度从256位开始，每一次读突发，读取长度就增加256位；其中，将读出的数据送入快速卷积模块，具体为，在第一次突发时，设定突发长度为256，按顺序依次将数据并行输入256个乘法器中，并用锁存器将乘法运算结果锁存起来，每个锁存器依次独立计数，当所有锁存器计数满256也就是第一次突发结束时同时输出结果，便可得到第一次突发所算出的256个卷积运算结果，然后立即进入第二次突发，突发长度为512，以此方式，共经过1024次突发便可得到全部的卷积结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南开大学，未经南开大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810276062.3/1.html，转载请声明来源钻瓜专利网。
