[发明专利]一种基于FPGA实现超长序列快速卷积运算的方法

说明书

本发明公开了一种基于FPGA实现超长序列快速卷积运算的方法。首先通过AD采样模块对两路信号进行采集，然后将采集到的两路数据按顺序分别存入FPGA外部的两片随机存储器(SRAM)中，之后在突发长度内按相反的顺序从两片SRAM中取出数据进行快速卷积运算，同时将运算得出的大量数据存入FPGA外部的DDR2中，最终实现了基于FPGA对两路信号的快速卷积运算。

【技术领域】

本发明属于空间定位问题中高速实时数字信号处理领域，对两路信号进行高速、大深度采样并卷积运算以分辨两路信号的微小相位差。AD采样模块采用双通道12bit AD采集模块AN926，FPGA采用Altera公司的Cyclone IV系列，型号为Cyclone IVEP4CE115F29C7N。通过突发的方式读取存储数据的两片SRAM，突发长度依次累加，大大提高了运算速度，最终在较短时间内实现两路信号的快速卷积运算。

【背景技术】

在空间定位问题中，两路信号的相位差是一个重要的参数，通过这个相位差可以实现空间精确的定位，而卷积运算是找到这个相位差的重要方法。

当两路信号的相位差及其微小时，比如光信号，其相位差的分辨必须通过高采样率和大深度的采样后进行卷积，才可实现。目前，对两路离散数字信号进行卷积运算主要是依靠软件来实现，而软件执行超长序列卷积的速度较低，无法满足对高速信号处理实时性的要求，而采用FPGA来实现则可以充分利用其硬件资源丰富和并行运算的特点，大大提高运算速度，从而实现了空间定位的实时性。

【发明内容】

该方法利用FPGA实现两路信号的快速卷积运算，其技术方案包含以下几个方面：

1.AD模块采集数据

采用双通道12bit AD采集模块AN926对两路模拟信号进行采样，采样频率为50Mhz，采样时间为5.243ms，即采样结束以后得到两组262144个12bit的数据。

2.数据写入FPGA片外SRAM

外置静态随机存储器采用两片型号为IS61LV25616AL的SRAM，通过GPIO口连接到FPGA上，该SRAM的存储资源为256Kx 16bit，满足存储要求。

由于该SRAM的数据线为16bit，而实际需要存储的AD采集的数据仅为12位，因此在外部硬件设计上，将该SRAM的D12、D13、D14、D15直接接地。

数据写入外部SRAM是通过FPGA内部的控制逻辑控制三态总线来实现的。首先当需要将AD采集的数据写入SRAM时，FPGA控制AD模块获得总线使用权，当写入结束时FPGA再控制AD模块释放总线，将总线控制权交给快速卷积模块。3.从SRAM中读出数据

为了配合快速卷积方法，从SRAM中读取数据的方法是该方法的关键部分。采用突发的方式读取外部SRAM，突发长度从256位开始，每一次读突发，读取长度就增加256位。采用完全反向的顺序对两片SRAM进行读取，即第一次突发时SRAM_A的读取顺序为0，1，2，3…255；SRAM_B的读取顺序为255，254，253…2，1，0。第二次突发时SRAM_A的读取顺序为0，1，2，3…511；SRAM_B的读取顺序为511，510，509…2，1，0。

4.快速卷积运算

将从SRAM中读取的数据送入快速卷积模块，第一次突发时，设定突发长度为256，按顺序依次将数据并行输入256个乘法器中，并用锁存器将乘法运算结果锁存起来，每个锁存器依次独立计数，当所有锁存器计数满256也就是第一次突发结束时同时输出结果，便可得到第一次突发所算出的256个卷积运算结果。然后立即进入第二次突发，突发长度为512，依然将读出的数据送入快速卷积模块，当所有锁存器计数满512时，同时输出结果。以此方式，共经过1024次突发便可得到全部的卷积结果。

5.运算结果存入FPGA外部DDR2