[发明专利]一种芯片测试方法及芯片测试模块

说明书

本发明公开了一种芯片测试方法及芯片测试模块，涉及集成电路测试技术领域。该芯片测试方法包括以下步骤：对连接于所述芯片的测试模块进行测试；预设sign‑off的值，并根据sign‑off的值设置测试模块的延时；根据芯片预设的目标频率设置测试模块的时钟频率；判断芯片的测试模块在预设的时钟频率下是否正常工作：若测试模块在预设时钟频率下能正常工作，则继续对该芯片做完整的测试工作；若测试模块在预设的时钟频率下不能正常工作，结束测试。本发明技术方案在芯片进行量产测试时，先针对该测试模块进行测试，若测试模块在预设的目标频率下不能正常工作，则判断该芯片为不良芯片，不再做完整测试，减少了测试时间，也降低了测试成本。

技术领域

本发明涉及集成电路测试技术领域，特别是涉及一种芯片测试方法及芯片测试模块。

背景技术

当集成电路的制造工艺进入28nm以下的领域时，sign-off（签核）时可能采用比较悲观的sign-off结果，在需求高性能的场合，需要通过实际芯片在量产测试，来筛选出满足条件的芯片。

在现有技术中，当芯片的最低频率要求是1GHz时，sign-off的频率一般为0.9GHz。在进行量产测试时，通常会将芯片筛选为1GHz、1.1GHz和1.2GHz三种不同频率档次。由于芯片有三个频率档次，最坏的情况，同一个芯片需要进行三次完整测试才能准确分类，这样就增加了测试成本，大大消耗了测试时间。

发明内容

本发明的主要目的在于提供一种芯片测试方法及芯片测试模块，旨在缩短测试时间并降低测试成本。

为实现上述目的，本发明提供一种芯片测试方法，包括以下步骤：

对连接于所述芯片的测试模块进行测试；

预设sign-off的值，并根据所述sign-off的值设置测试模块的延时；

根据所述芯片预设的目标频率设置所述测试模块的时钟频率；

判断所述芯片的测试模块在预设的时钟频率下是否正常工作：若所述测试模块在预设时钟频率下能正常工作，则继续对该芯片做完整的测试工作；若所述测试模块在预设的时钟频率下不能正常工作，结束测试。

优选地，所述测试模块的延时的值与所述预设的sign-off的值互为倒数。

优选地，所述测试模块的时钟频率与所述芯片的目标频率相等。

优选地，所述测试模块为连接于所述芯片电路的二分频电路。

优选地，所述方法还包括以下步骤：

所述芯片预设的目标频率设有多个，将所述测试模块根据目标频率由大到小依次进行测试；

所述测试模块的时钟频率根据最大目标频率到最小目标频率依次进行设置；

若测试模块在当前时钟频率下正常工作，则对该芯片进行完整测试；若所述测试在当前时钟频率下无法正常工作，则根据所述目标频率依次减小所述时钟频率，并再次判断所述测试模块是否能正常工作；

若所述测试模块在最小时钟频率下不能正常工作，则结束测试。

本发明还提供一种芯片测试模块，包括连接于所述芯片的测试模块，所述测试模块包括连接于芯片电路的二分频电路，所述二分频电路包括连接于计数器的计时器和延时单元；所述计时器发送时钟频率至所述计数器，所述计数器进行计数、并经延时单元延时后输出计数信号；

所述测试模块还包括比较单元，所述比较单元比较预设输出频率与输出的计数信号的大小，并输出比较结果。

优选地，所述延时单元的延时与预设的sign-off的值互为倒数。

优选地，所述测试模块的时钟频率与所述芯片的目标频率相等。