[发明专利]一种基于CPLD-FPGA的服务器上电时序检测方法与系统

说明书

本发明提供一种基于CPLD‑FPGA的服务器上电时序检测方法与系统，所述方法包括：S101、设置状态机寄存器；S102、当前状态下，开启当前VR，并经CPLD‑FPGA输出PWRGD信号；S103、当监测到PWRGD信号时，状态机寄存器保存当前状态值，并点亮测试LED；S104、如果当前VR使能，状态机进入下一状态，并进行下一状态下的VR开启；如果当前VR使能异常，则保留当前状态值；S105、依次显示各个起电状态。本发明解决了服务器上电测试时需要用万用表逐步测量电压所造成的不直观的问题，实现服务器上电状态直观显示，提高了上电测试效率。且本发明有效减少了其他监测单个电信号LED的数目，减少了PCB面积，降低了制造成本。

技术领域

本发明涉及服务器数据中心技术领域，特别是一种基于CPLD-FPGA的服务器上电时序检测方法与系统。

背景技术

服务器上电时序控制是整个服务器开机的重要组成部分，其中上电时序等控制部分是通过可编程器件CPLD/FPGA实现的。CPLD/FPGA是半定制的专用集成电路，具有可编程、集成度高等系列优点，在开发验证及应用领域得到越来越广泛的应用，在服务器设计领域，CPLD/FPGA主要进行上电及下电复杂时序控制、I2C等接口通信及指示灯控制等。

在回板测试之初，首先要进行开机调试，顺利开机是后续附加功能实现的前提，这一方面要求CPLD/FPGA设计者在前期保证设计代码正确的基础上做充分的仿真验证，包括功能仿真、门级仿真及时序仿真等，但在实际硬件电路板上，可能由于CPLD/FPGA板级时延或硬件电路本身虚焊等问题，不能保证顺利开机。此时电子工程师就必须定位时序运行到哪一步，以便针对问题调整CPLD/FPGA设计或硬件电路，在传统设计中电子工程师通过万用表测量电信号以定位问题，或者通过有限的关键电信号指示灯提示电子工程师。但这种方式不利于电子工程师快速定位问题以实现快速解决问题和快速开机，另一方便通过专门LED检测所有电信号，这种实现最直观，最有利于调试，但会相应增加PCB空间及LED数目，增加成本。

发明内容

本发明的目的是提供一种基于CPLD-FPGA的服务器上电时序检测方法与系统，旨在解决服务器上电测试时需要用万用表逐步测量电压所造成的不直观的问题，实现服务器上电状态直观显示，提高了上电测试效率。

为达到上述技术目的，本发明提供了一种基于CPLD-FPGA的服务器上电时序检测方法，包括以下步骤：

S1、设置状态机寄存器；

S2、当前状态下，开启当前VR，并经CPLD-FPGA输出PWRGD信号；

S3、当监测到PWRGD信号时，状态机寄存器保存当前状态值，并点亮测试LED；

S4、如果当前VR(Voltage Regulator，电压调节器)使能，状态机进入下一状态，并进行下一状态下的VR开启；如果当前VR使能异常，则保留当前状态值；

S5、依次显示各个起电状态。

优选地，所述状态机寄存器用于状态机状态值的实时保存和输出，作为测试LED状态的控制端。

优选地，所述步骤S3具体包括以下操作：

S301、当PWGRD为“1”时，状态机寄存器保存当前状态值；

S302、输出当前状态值，作为测试LED的控制端。

优选地，所述LED的链路中还包括调节电阻，所述调节电阻用于调节LED灯亮度。

本发明还提供了一种基于CPLD-FPGA的服务器上电时序检测系统，包括：

状态机寄存器模块，用于设置状态机寄存器；

信号转换模块，用于当前状态下，开启当前VR，并经CPLD-FPGA输出PWRGD信号；