[发明专利]用于制备具有通过径向压缩降低的应变的异质结构的方法和装置

说明书

本发明涉及用于制备具有通过径向压缩降低的应变的异质结构的方法和装置。公开了用于制备具有降低的应变的异质结构的装置和方法。所述异质结构包括半导体结构，所述半导体结构顺应具有与所述结构不同的晶格常数的表面层以形成相对低的缺陷的异质结构。

本申请是申请日为2013年12月30日、申请号为201380073273.2、名称为用于制备具有通过径向压缩降低的应变的异质结构的方法和装置的专利申请的分案申请。

相关申请的交叉引用

本申请要求2012年12月31日提交的美国临时申请号61/747,613；2013年3月15日提交的美国临时申请号61/793,999；2013年3月15日提交的美国临时申请号61/790,445；2013年3月15日提交的美国临时申请号61/788,744的优先权，其中每一个通过引用并入到这里。

技术领域

本公开内容通常涉及具有降低的应变的半导体异质结构的制备，并且特别地，涉及具有半导体衬底的异质结构，其顺应具有与衬底不同的晶格常数的表面层，从而形成相对低缺陷的异质结构。

背景技术

包括具有器件质量表面的器件层和具有与器件层的材料不同的晶格结构的衬底的多层结构对许多不同目的有用。这些多层结构典型地包含具有不同的晶格常数的材料的多层。在层之间的晶格失配导致层要被应变。在器件层中失配位错自发地形成以弛豫(relax)在层之间的应变。这样的位错降低多层半导体结构的质量和效用。

出现对于用于弛豫在晶格失配的半导体层之间的应变的方法和对于导致基本上没有位错的衬底和器件层的方法的继续需要。

发明内容

本公开内容的一方面旨在一种用于在异质结构中弛豫应变的方法，所述异质结构包括衬底、在所述衬底上设置的表面层以及在所述衬底和所述表面层之间的界面。所述衬底包含中心轴、通常垂直于所述中心轴的背表面以及穿过所述中心轴跨所述衬底延伸的直径。在所述衬底中形成位错源层。将所述衬底径向压缩以产生位错并且从所述位错源层将所述位错朝向所述表面层滑动。

本公开内容的另一方面旨在一种用于制备弛豫的异质结构的方法。在所述半导体衬底的前表面上沉积表面层，从而在所述表面层与所述衬底之间产生应变。在所述衬底中形成位错源层。通过径向压缩所述衬底弛豫在所述表面层与所述衬底中的所述应变，以产生位错并且从所述位错源层将所述位错朝向所述表面层滑动。

本公开内容的另一方面旨在一种用于径向压缩在装置中的半导体结构的方法。所述结构具有前表面、背表面以及周向边缘。所述装置包括结构夹持物，所述结构夹持物包括用于邻近所述结构的周向边缘接触所述结构的顶板和背板。所述顶板适合于接触所述结构的所述前表面，并且所述背板适合于接触所述结构的所述背表面。在所述顶板、背板以及所述结构的周向边缘之间形成外围腔。改变在所述外围腔中的所述压力以径向压缩所述结构。

附图说明

图1为硅异质结构的截面示意图；

图2为示出用于制备异质结构的方法的流程图；

图3-4为半导体结构和用于压缩半导体结构的结构夹持物的截面图；

图5为半导体结构和用于压缩半导体结构的结构夹持物的另一实施例的截面图；

图6-7为具有在其上涂层的半导体结构和图3的结构夹持物的截面图；

图8为半导体结构和用于压缩在其中设置有图3的结构夹持物的结构的装置的截面示意图；

图9为半导体结构和用于压缩半导体结构的结构夹持物的另一实施例的截面图；

图10为多个半导体结构和用于压缩半导体结构的结构夹持物的截面图；

图11为用于压缩半导体结构的结构夹持物的另一实施例的顶视图；