[发明专利]一种纯增强型MOS管无静态功耗的上电复位电路

说明书

本发明提供了一种纯增强型MOS管无静态功耗的上电复位电路，包括依次连接的：电源检测锁存部分、反相延时部分以及与非门部分；电源检测锁存部分的PMOS管M105与NMOS管M106的栅极相互连接作为第一节点，漏极相互连接作为第二节点；PMOS管M101的漏极、PMOS管M104的漏极以及电容C107的一端分别连接第一节点，NMOS管M103的漏极通过分压器件连接第一节点，NMOS管M103的栅极连接与非门部分，PMOS管M101的栅极接地，PMOS管M104的栅极连接第二节点，第一节点还连接反相延时部分，第二节点连接反相延时部分。本发明电路简单有效，工艺层次简单，布版图的面积小，成本低，电路工作一致性好，实现了静态无功耗。

技术领域

本发明涉及电子电路技术领域，具体地，涉及一种纯增强型MOS管无静态功耗的上电复位电路。

背景技术

在当今的很多的芯片电路应用中，极低功耗的使用场景越来越多。特别是在各种电池供电的系统中，为了实现整个系统在甚至多达数年不更换电池的要求，对系统所使用的芯片要求非常低的静态功耗。这些极低功耗的要求通常通过使系统的芯片在不需要运行时进入休眠状态来达到的，但是对于上电复位模块，由于需要检测电源电压掉电再复位，多数设计在系统休眠时仍然保持该电路模块处于工作而消耗电流。因此很多电路设计致力于减小上电复位电路模块的电流，甚至低至数十nA的电流，为了实现这个极低电流，消耗大量的芯片面积，增加芯片成本。

中国专利CN201110436258.2提到的超低功耗上电复位电路，包含电源采样电路，整形电路，延迟电路，异或电路模块组成，实现了静态极低功耗。但是上电过程中利用PMOS漏极漏电给电容充电延时触发POR脉冲，利用漏电延时使得芯片一致性不佳，并且由于在不同的温度下漏电差异巨大，高温比低温甚至高数十倍，使得这个延时在不同的温度下差异巨大，另外在低温延时过长，限制了启动后需立即工作的应用。

中国专利CN201520149453.0提到的低功耗上电复位电路，包含耗尽管组成的电源采样电路，延时电路，去抖动电路部分。由于采用耗尽管采样电源电压，该电路正常工作时仍然有静态功耗，并且为了实现耗尽管，需要额外的工艺层次。

中国专利CN201720925464.2提到的一种无静态功耗上电复位电路。所述晶体管MN2为N沟道耗尽型MOS管或者负阈值电压的MOS管；所述晶体管MP2为P沟道耗尽型MOS管。同时利用N沟道耗尽型MOS管和P沟道耗尽型MOS管，同时实现2种耗尽型管一般需要增加2层MASK和工艺层次，增加了成本和工艺复杂度，很多工艺平台不可实现。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种纯增强型MOS管无静态功耗的上电复位电路。

根据本发明提供的一种纯增强型MOS管无静态功耗的上电复位电路，包括依次连接的：电源检测锁存部分、反相延时部分以及与非门部分；

所述电源检测锁存部分包括：PMOS管M101、分压器件、NMOS管M103、PMOS管M104、PMOS管M105、NMOS管M106以及电容C107，所述PMOS管M105与所述NMOS管M106的栅极相互连接作为第一节点，漏极相互连接作为第二节点；

所述PMOS管M101的漏极、所述PMOS管M104的漏极以及所述电容C107的一端分别连接所述第一节点，所述NMOS管M103的漏极通过所述分压器件连接所述第一节点，所述NMOS管M103的栅极连接所述与非门部分，所述PMOS管M101的栅极接地，所述PMOS管M104的栅极连接所述第二节点，所述第一节点还连接所述与非门，所述第二节点连接所述反相延时部分。

较佳的，所述分压器件包括电阻R102或者栅极接电源VDD的NMOS管。

较佳的，所述电容C107的另一端接地VSS。