[发明专利]半导体器件

说明书

提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。

技术领域

这里描述的一个或更多个实施方式涉及制造相移掩模的方法和制造半导体器件的方法。

背景技术

增加半导体器件的集成度持续成为系统设计者的目标。根据一些方法，集成度可以通过减小单位单元的面积特别是单位单元中的电容器所占据的面积而增加。然而，如果单位单元或电容器的面积减小得太多，则会无法实现诸如DRAM的半导体器件所需的电容。此外，这样的器件中的下电极的大高宽比会导致下电极在电介质膜形成之前倒塌或断裂。

发明内容

根据一个或更多个实施方式，一种制造相移掩模的方法包括：准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上；以及在第一掩模区域中形成在第一方向和垂直于第一方向的第二方向上具有第一节距的主图案，主图案的每个具有第一面积；以至少一行形成围绕主图案并具有第一节距的辅助图案，辅助图案的每个具有小于第一面积的第二面积；以及在第二掩模区域中以多个行形成围绕辅助图案并具有第一节距的虚设图案，虚设图案的每个具有大于第一面积的第三面积。

根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括在其上限定单元区域和围绕单元区域的外部区域的半导体衬底上形成材料层、在材料层上顺序地形成模制层和支撑物形成层、通过蚀刻模制层和支撑物形成层而形成暴露材料层的多个孔、通过将导电材料覆到所述多个孔的内壁上而形成多个下电极、以及使用利用相移掩模的光刻工艺蚀刻支撑物形成层以形成多个敞开区域并形成连接所述多个下电极的支撑物，其中：相移掩模在透射衬底上包括：以第一节距布置的主图案，主图案的每个具有第一面积；围绕主图案并以第一节距布置的辅助图案，辅助图案的每个具有小于第一面积的第二面积；以及围绕辅助图案并以第一节距布置的虚设图案，虚设图案的每个具有大于第一面积的第三面积。

根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括：在半导体衬底上在第一方向和垂直于第一方向的第二方向上形成下电极；以及形成连接并支撑下电极的支撑物，支撑物具有使下电极的每个的一些部分敞开的敞开区域并且具有拥有四个边缘的平面形状，其中四个边缘中在第一方向上彼此面对的第一对成直线，以及其中四个边缘中在第二方向上彼此面对的第二对成波形。

附图说明

通过参照附图详细描述示例性实施方式，特征将对本领域技术人员变得明显，附图中：

图1示出相移掩模的布局实施方式；

图2示出图1中的部分II的放大图；

图3示出相移掩模的蜂巢结构的一实施方式；

图4示出连接与相移掩模的辅助图案相邻的虚设图案的中心的边界线的一实施方式；

图5A和5B示出基于相移掩模的图案形状而透射的照射光的强度的一比较示例和一实施方式；

图6示出半导体器件的下电极、支撑物和衬底的一实施方式；

图7示出图6中的区域A的放大图；

图8示出图6中的区域B的放大图；

图9示出图6中的区域C的放大透视图；

图10示出制造半导体器件的方法的一实施方式；以及

图11A至11I是示出制造半导体器件的方法的一实施方式的各阶段的沿图6中的线D-D'截取的剖视图。