[发明专利]一种基于射频收发器芯片的多通道测相系统及方法

权利要求书

1.一种基于射频收发器芯片的多通道测相系统，其特征在于：它包括4片射频收发器芯片、晶振、锁相环、时钟分配和产生芯片和FPGA芯片，所述的晶振产生晶振源并通过锁相环产生射频收发器芯片的本振信号，每片射频收发器芯片接收相邻两个通道的射频信号并分别进行混频、采样、滤波、抽取、校正和增益放大后，得到每一个射频信号对应的优化后的IQ数字信号，通过JESD204B接口传输到FPGA芯片，FPGA芯片通过JESD204B接口接收优化后的IQ数字信号，将相邻两个通道中每个通道优化后的IQ数字信号相互混频得到该通道的零频信号，再通过FFT运算得到每个通道零频处的相位，以通道1作为参考，计算通道2~8与通道1的相位差，时钟分配和产生芯片产生4片射频收发器芯片需要的参考时钟和同步信号，并且产生FPGA芯片的JESD204B接口需要的同步信号。

2.根据权利要求1所述的一种基于射频收发器芯片的多通道测相系统，其特征在于：所述的射频收发器芯片包括两路射频信号接收通道，每一路射频信号接收通道均包括顺次连接的放大器、混频器、模数转换器、32阶半带抽取滤波器、22阶半带抽取滤波器、11阶半带抽取滤波器、FIR抽取滤波器、通道正交误差校正电路、直流偏置校正电路和数字增益放大电路，放大器对接收的射频信号进行放大并输出两路放大后的信号，两路放大后的信号分别经混频器与本振信号混频后得到基带的IQ模拟信号，IQ模拟信号分别经模数转换器多倍采样转换为数字信号，数字信号分别经过32阶半带抽取滤波器、22阶半带抽取滤波器和11阶半带抽取滤波器滤波，滤波后的数字信号再分别经过FIR抽取滤波器滤波得到基带IQ数字信号，基带IQ数字信号经过通道正交误差校正电路完成正交校正，再经过直流偏置校正电路完成直流校正，经过数字增益放大电路完成数字增益处理后得到优化后的IQ数字信号，优化后的IQ数字信号经JESD204B接口输出。

3.根据权利要求2所述的一种基于射频收发器芯片的多通道测相系统，其特征在于：所述的混频器将放大后的信号与锁相环提供的LO本振信号混频后得到基带的IQ模拟信号。

4.根据权利要求2所述的一种基于射频收发器芯片的多通道测相系统，其特征在于：所述的FIR抽取滤波器为1、2、4倍抽取可设FIR抽取滤波器。

5.根据权利要求1所述的一种基于射频收发器芯片的多通道测相系统，其特征在于：所述的系统还包括校正信号产生模块和校正控制电路，所述的校正控制电路控制校正信号产生模块产生校正信号并传输到射频收发器芯片。

6.如权利要求1-5中任意一项所述的一种基于射频收发器芯片的多通道测相系统的测相方法，其特征在于：它包括通道校正步骤和测相步骤，

所述的通道校正步骤包括如下子步骤：

S101：系统上电；

S102：开启校正源；

S103：切换到校正源输入通道；

S104：初始化射频收发器芯片；

S105：测量出通道相位差；

S106：进行相位补偿；

S107：关闭校正源；

S108：切换到信号输入通道；

S109：校正完成；

所述的测相步骤包括如下子步骤：

S201：从天线端接收射频信号；

放大器对接收的射频信号进行放大；

S202：混频器对放大后的射频信号进行I、Q混频；

S203：低通滤波器对混频后的IQ信号进行低通滤波，得到零中频或者低中频信号；

S204：数模转换器对零中频或者低中频信号进行模数转换，得到数字信号；

S205：数字信号进行多级半带抽取及滤波，得到基带IQ数字信号；基带IQ数字信号经过通道正交误差校正电路完成正交校正，再经过直流偏置校正电路完成直流校正，经过数字增益放大电路完成数字增益处理后得到优化后的IQ数字信号；

S206：优化后的IQ数字信号传输到FPGA进行FFT运算，得到每个通道的当前某个频率的相位值；

S207：根据相位校正得到的相位补偿值对测量的相位进行修正，得到修正后的每个通道测量相位值；

S208：以通道1作为参考，计算通道2~8与通道1的相位差，完成系统相位、通道相位差测量。