[发明专利]一种基于射频收发器芯片的多通道测相系统及方法

说明书

本发明公开了一种基于射频收发器芯片的多通道测相系统及方法，系统主要采用射频收发器芯片和FPGA实现。利用射频收发器芯片接收8个通道模拟射频信号，完成模拟混频、零中频采样、数字抽取滤波、数字信号校正等处理流程，单片射频收发器芯片即可完成两个通道的RF射频信号处理，完全实现数模一体化设计。FPGA主要是是完成测相算法实现和射频收发器芯片的控制、参数加载工作。系统中还采用JESD204B高速串行接口，实现FPGA和射频收发器芯片之间的数据交互和同步功能，设计简单、成本低廉，而且可以实现多个通道的0至6G的宽频带测相功能，测相精度达到0.1°以内，可以广泛应用于雷达、通信、工业控制等领域。

技术领域

本发明涉及数字信号处理领域，特别是一种基于射频收发器芯片的多通道测相系统及方法。

背景技术

在工业自动化、雷达制导以及通信电子等诸多领域，测相技术有着广泛的应用。相位测量的本质就是检测两路同频率信号的相位差。如何快速、准确地测量出两个信号之间的相位差，一直是测量领域中的一个热点研究课题，在多通道的测相系统的工程应用中，如何能够在更小的体积、更低的功耗、更优的成本下完成相位测量工作也是国内外研究的重点议题。

以往射频收发器芯片中会将数字电路和射频电路分开设计，或者是在PCB板上采取严格的隔离措施，这样可以有效的降低数字电路对射频性能的影响，这样的硬件系统就必须要用更多的模拟器件、更大的PCB布局布线空间，造成系统的成本增加和体积增大。

传统的模拟测相系统，往往存在相位测量不稳定，测相精度不高，测相频率带宽较窄的问题。由于数字模拟电路分开设计，造成系统的功耗高、体积大，硬件系统成本居高不下。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于射频收发器芯片的多通道测相系统及方法，系统主要采用射频收发器芯片和FPGA实现。利用射频收发器芯片接收8个通道模拟射频信号，完成模拟混频、零中频采样、数字抽取滤波、数字信号校正等处理流程，单片射频收发器芯片即可完成两个通道的RF射频信号处理，完全实现数模一体化设计。FPGA主要是是完成测相算法实现和射频收发器芯片的控制、参数加载工作。系统中还采用JESD204B高速串行接口，实现FPGA和射频收发器芯片之间的数据交互和同步功能，设计简单、成本低廉，而且可以实现多个通道的0至6G的宽频带测相功能，测相精度达到0.1°以内，可以广泛应用于雷达、通信、工业控制等领域。

本发明的目的是通过以下技术方案来实现的：一种基于射频收发器芯片的多通道测相系统，其特征在于：它包括4片射频收发器芯片、晶振、锁相环、时钟分配和产生芯片和FPGA芯片，所述的晶振产生晶振源并通过锁相环产生射频收发器芯片的本振信号，每片射频收发器芯片接收相邻两个通道的射频信号并进行混频、采样、滤波、抽取后通过JESD204B接口传输到FPGA芯片，FPGA芯片通过JESD204B接口接收基带I、Q信号，将相邻两个通道的数据相互混频得到零频信号，再通过FFT运算得到每个通道零频处的相位，以通道1作为参考，计算通道2~8的与通道1相位差，时钟分配和产生芯片产生4片射频收发器芯片需要的参考时钟和同步信号，并且产生FPGA芯片的JESD204B接口需要的同步信号。

所述的射频收发器芯片包括两路射频信号接收通道，每一路射频信号接收通道均包括顺次连接的放大器、混频器、模数转换器、32阶半带抽取滤波器、22阶半带抽取滤波器、11阶半带抽取滤波器、FIR抽取滤波器、通道正交误差校正电路、直流偏置校正电路和数字增益放大电路，放大器对接收的射频信号进行放大并输出两路放大后的信号，两路放大后的信号分别经混频器与本振信号混频后得到基带的IQ模拟信号，IQ模拟信号分别经模数转换器多倍采样转换为数字信号，数字信号分别经过32阶半带抽取滤波器、22阶半带抽取滤波器和11阶半带抽取滤波器滤波，滤波后的数字信号再分别经过FIR抽取滤波器滤波得到基带IQ数字信号，IQ数字信号经过通道正交误差校正电路完成正交校正，再经过直流偏置校正电路完成直流校正，经过数字增益放大电路完成数字增益处理后得到优化后的IQ数字信号，最后IQ数字信号经JESD204B接口输出。