[发明专利]一种基于锗硅异质结工艺的触发电压可调的ESD保护器件

说明书

本发明属于集成电路静电放电(Electrostatic Discharge，ESD)保护领域，具体提供一种基于锗硅异质结工艺的触发电压可调的ESD保护器件；本发明基于HBT器件结构，采用基极浮空设计，作为ESD保护器件使用时，HBT的发射极(阴极)接地，基极浮空，集电极(阳极)接芯片的输入输出端(I/O)或电源端；本发明中HBT器件采用基极浮空设计，使触发HBT器件开启的雪崩击穿电压由现有不可调的BV_CBO变为可调的基极开路发射结雪崩击穿电压BV_CEO，即能够通过调节发射结面积有效调节触发电压；并且，由于基极浮空，能够缩小ESD保护电路的版图面积，特别是采用多个HBT器件并联使用时，尤其能够有效缩小ESD保护电路的版图面积。

技术领域

本发明属于集成电路静电放电(Electrostatic Discharge，ESD)保护领域，具体涉及一种基于锗硅(SiGe)异质结工艺的触发电压可调的ESD保护器件。

背景技术

静电和静电放电是广泛存在于自然界中的一种现象，它能对集成电路器件造成严重的可靠性问题。在当今的集成电路产业中，随着器件尺寸的不断缩小和芯片规模的不断增大，静电对集成电路的影响越来越显著。由于不同工艺间的ESD保护有着巨大的差异，使得集成电路产品的静电保护更加困难和复杂。

ESD事件发生的场所十分广泛，在运输、封装、使用过程中都有可能会产生ESD，从而使集成电路器件失效。这不仅增加了成本，浪费了资源，还带来了产品可靠性问题，所以ESD保护的研究显得至关重要。对于ESD保护的研究，我们一般是在输入输出端口和电源之间加入ESD钳位单元，其作用是：1.卸放ESD电流，2.将ESD脉冲电压局部钳位到电路最小失效电压以下，工作电压以上。这就要求钳位单元有够快的开启速度和合适的触发电压。

要在一个特定半导体工艺上实现ESD保护器件的设计和优化，首先要考虑到ESD保护器件所需要的工作范围，即ESD设计窗口(如图1所示)。如图1的I-V曲线所示，定义了被保护单元的正常工作区域，被保护单元的正常工作电压被指定为V＝0V到V＝V_DD(电源电压)；从电源电压VDD到被保护单元内部核心电路正常状态下所能承受的最大电压BV_OX就是ESD保护器件的设计窗口的电压要求，ESD保护器件的触发电压要低于BV_OX，确保在ESD保护器件卸放大电流前被保护单元内部核心电路不被损坏，同时，ESD保护器件的钳位电压要高于V_DD，以避免发生闩锁效应。如图1所示的是一个典型ESD保护器件的ESD设计窗口，其中，Vt1和It1是ESD保护器件的触发电压和触发电流，Vh和Ih是ESD保护器件的维持电压和维持电流，Vt2和It2是ESD保护器件的二次击穿电压和二次击穿电流。

异质结双极型晶体管(HBT)工艺能够通过改变半导体材料的禁带宽度来控制电子空穴对的迁移和分布。与单纯硅(Si)材料相比，SiGe异质结双极型晶体管(HBT)的工作性能要高的多，同时SiGe材料与Si工艺具有非常好的兼容性，只要对Si工艺进行稍微的改善，就可以得到性能比传统Si工艺性能好的多的器件。所以，探索设计基于SiGe工艺的ESD保护新结构有利于提高基于SiGe工艺的集成电路的可靠性。

在SiGe工艺下，通常采用SiGe异质结双极型晶体管HBT器件结构来进行ESD保护。传统单个HBT器件结构如图2所示，包括：

p型硅衬底110；

所述p型硅衬底110上形成一个n型埋层120；

所述n型埋层120上形成一个n型区130；

所述n型区130两侧形成一个n型重掺杂区141和一个n型重掺杂区142，且该两个重掺杂区与HBT的集电极相连；

所述的n型重掺杂区141与n型区130形成的高低结结面附近设有一个浅槽隔离区150；