[发明专利]一种动态比较器

权利要求书

1.一种动态比较器，其特征在于，所述动态比较器包括预放大器和正反馈锁存器，所述预放大器由时钟信号CLK1和比较器的输出信号OUT+和OUT-控制，所述正反馈锁存器由时钟信号CLK2控制，在预放大器的两个输出与正反馈锁存器输入之间分别设置一个PMOS开关管M3和M4，其栅极由经过反相器后的比较器的两个输出电平控制；

当CLK1和CLK2为低电平时，所述预放大器的尾电流管处于断开状态，所述正反馈锁存器的尾电流管处于断开状态，锁存节点被充电至电源电压，正反馈锁存器复位，锁存器的输出电平为高电平，经反相器后输出电平为低电平，从而控制M3和M4处于导通状态；

当时钟信号CLK1和CLK2先后变为高电平时，所述预放大器的尾电流管导通，放大输入信号，正反馈锁存器工作；当正反馈锁存器输出比较结果时，M3和M4其中一个晶体管由导通状态转变为关断状态，切断静态电流。

2.根据权利要求1所述的动态比较器，其特征在于，所述预放大器的输出与所述正反馈锁存器之间采用PMOS管连接。

3.根据权利要求1或2所述的动态比较器，其特征在于，所述预放大器包括：

第一输入管M1，其栅极接差分输入信号IN+；

第二输入管M2，其栅极接差分输入信号IN-；

第一开关管M0，其栅极接时钟信号CLK1；

第二开关管M3，其栅极接锁存器输出端o-经反相器后的输出信号OUT+；

第三开关管M4，其栅极接锁存器输出端o+经反相器后的输出信号OUT-；

所述第一输入管M1的漏极接第二开关管M3的漏极，第二输入管M2的漏极接第三开关管M4的漏极，第一输入管M1的源极和第二输入管M2的源极接第一开关管M0的漏极；

所述第一开关管M0的源极接地，第二开关管M3的源极接正反馈锁存器输出端o-，第三开关管M4的源极接正反馈锁存器输出端o+。

4.根据权利要求3所述的动态比较器，其特征在于，所述第二开关管M3和第三开关管M4为静态电流通路开关，在所述正反馈锁存器做出比较结果后，及时关断静态电流通路。

5.根据权利要求3所述的动态比较器，其特征在于，当CLK1和CLKL2信号为低电平时，第一开关管M0的栅极悬空，工作在截止区；所述正反馈锁存器的两个输出信号即锁存节点电压被充电至电源电压，经反相器后，变为两个低电平信号，连接至第二开关管M3和第三开关管M4的栅极，控制第二开关管M3和第三开关管M4导通，使得预放大器的输出连接至锁存节点；

当CLK1和CLK2信号先后变为高电平时，第一开关管M0的栅极连接至高电平，处于导通状态，预放大器工作，放大输入信号至锁存节点；所述正反馈锁存器工作，做出比较结果后，两个反相器的输出信号由都是低电平变为一个高电平一个低电平，从而控制第二开关管M3和第三开关管M4之一处于关断状态，从而关断从电源开始经锁存器，然后经过第一输入管M1和第二输入管M2，再经过锁存器最终经过锁存器的尾电流管到地。

6.根据权利要求1所述的动态比较器，其特征在于，所述正反馈锁存器包括三个NMOS管M5、M6和M11，以及4个PMOS管M7、M8、M9和M10以及两个反相器；

其中M9、M10和M11为开关管，其栅极分别接时钟信号CLK2，控制正反馈锁存器的工作状态；

当CLK2为低电平时，M9、M10和M11导通，使得锁存器的输出电压o+和o-都为高电平，经过两个反相器后，比较器的两个输出都为高电平；

当CLK2为高电平时，M9、M10和M11截止，NMOS管M5和M6以及PMOS管M7和M8构成了两个正反馈环，对预放大器的输出信号做出比较，并且经反相器的输出信号控制开关管M3和M4的导通与关断，从而关断动态比较器在比较阶段存在的一条隐藏静态电流通路。