[发明专利]一种动态比较器

说明书

本发明公开了一种动态比较器，包括预放大器和正反馈锁存器，预放大器由时钟信号CLK1和比较器的输出信号OUT+和OUT‑控制，正反馈锁存器由时钟信号CLK2控制。当CLK1和CLK2为低电平时，预放大器和正反馈锁存器的尾电流管都处于截止状态，正反馈锁存器的两个开关管导通，锁存器的两个输出都为电源电压，进入复位阶段，预放大器的两个开关管由OUT+和OUT‑控制，处于导通状态。当CLK1和CLK2信号先后变为高电平时，预放大器和锁存器的尾电流管都导通，预放大器工作在放大状态，放大输入信号至锁存器的锁存节点，正反馈锁存器工作，输出比较结果。经反相器后，比较器的两个输出信号OUT+和OUT‑中有一个会变高，会控制着预放大器的两个开关管M3和M4之一进入截止状态，从而关断通路。

技术领域

本发明涉及模数转换技术领域，尤其涉及一种动态比较器。

背景技术

高速低功耗比较器是高性能模数转换器(ADC)的重要组成部分，比较器的功耗、失调、延时等指标的好坏在一定范围内也对整个电路的性能产生影响。而随着工艺尺寸的不断降低，供电电压和器件阈值电压并没有同步减小，这对高性能比较器的设计带来了挑战。

通常用的比较器有静态比较器和动态比较器。静态比较器的失调电压和噪声较小，但由于预放大器和锁存器都存在静态电流，一般功耗比较大，而且典型的静态比较器由于输出节点有一个静态的直流电流，会影响复位的速度。相比于传统的静态比较器，动态比较器因为具有低延时、低静态功耗的优点，在高速低功耗设计领域得到了更广泛的应用。

而传统的锁存结构动态比较器需要较大的电压余量，不利于在低电压深亚微米CMOS工艺下设计电路，而且这种结构的延时、失调都非常受共模输入电压变化的影响，这个特性使得传统的锁存结构动态比较器不适用于宽共模输入电压范围的应用。而且对于一些动态比较器，当比较器工作在比较阶段时，会存在一条从锁存器经预放大器再回到锁存结构，最后到地的隐藏通路，这条通路存在隐藏的静态电流。

发明内容

有鉴于此，本发明的主要目的在于提供一种新型的动态比较器，在具有传统的动态比较器高速度优点的情况下，通过设置一组开关晶体管，切断隐藏静态电流通路，使得比较器可以工作在更低的功耗下，并显著降低比较器的失调电压。

为达到上述目的，本发明采用如下技术方案：

一种动态比较器，所述动态比较器包括预放大器和正反馈锁存器，所述预放大器由时钟信号CLK1和比较器的输出信号OUT+和OUT-控制，所述正反馈锁存器由时钟信号CLK2控制，在预放大器的两个输出与正反馈锁存器输入之间分别设置一个PMOS开关管M3和M4，其栅极由经过反相器后的比较器的两个输出电平控制；

当CLK1和CLK2为低电平时，所述预放大器的尾电流管处于断开状态，所述正反馈锁存器的尾电流管处于断开状态，锁存节点被充电至电源电压，正反馈锁存器复位，锁存器的输出电平为高电平，经反相器后输出电平为低电平，从而控制M3和M4处于导通状态；

当时钟信号CLK1和CLK2先后变为高电平时，所述预放大器的尾电流管导通，放大输入信号，正反馈锁存器工作；当正反馈锁存器输出比较结果时，M3和M4其中一个晶体管由导通状态转变为关断状态，切断静态电流。

可选地，所述预放大器的输出与所述正反馈锁存器之间采用PMOS管连接。

可选地，所述预放大器包括：

第一输入管M1，其栅极接差分输入信号IN+；

第二输入管M2，其栅极接差分输入信号IN-；

第一开关管M0，其栅极接时钟信号CLK1；

第二开关管M3，其栅极接锁存器输出端o-经反相器后的输出信号OUT+；

第三开关管M4，其栅极接锁存器输出端o+经反相器后的输出信号OUT-；