[发明专利]半导体器件及其制造方法

说明书

半导体器件及其制造方法。可以提供半导体器件和制造半导体器件的方法。所述半导体器件可以包括形成在基板上方的源线。所述半导体器件可以包括沟道图案，所述沟道图案包括设置在所述源线上方的连接部和沿着第一方向从所述连接部突出的柱部。所述半导体器件可以包括阱结构，所述阱结构沿着所述第一方向从所述连接部突出并且与所述源线分隔开。所述半导体器件可以包括源接触结构，所述源接触结构沿着所述第一方向从所述源线突出并且穿过所述连接部。所述半导体器件可以包括栅极堆叠物，所述栅极堆叠物设置在所述源接触结构和所述阱结构之间并且包围所述连接部上方的所述柱部。

技术领域

本公开的各个实施方式可以总体上涉及半导体器件及其制造方法，并且更具体地，涉及三维半导体存储装置及其制造方法。

背景技术

半导体器件包括能够存储数据的多个存储单元晶体管。存储单元晶体管可以串联联接在选择晶体管之间，因此形成存储串。可以通过在基板上堆叠存储单元晶体管的栅极和选择晶体管的栅极来实现三维半导体器件。

发明内容

在本公开的实施方式中，可以提供一种半导体器件。所述半导体器件可以包括形成在基板上方的源线。所述半导体器件可以包括沟道图案，所述沟道图案包括设置在所述源线上方的连接部和沿着第一方向从所述连接部突出的柱部。所述半导体器件可以包括阱结构，所述阱结构沿着所述第一方向从所述连接部突出并且与所述源线分隔开。所述半导体器件可以包括源接触结构，所述源接触结构沿着所述第一方向从所述源线突出并且穿过所述连接部。所述半导体器件可以包括栅极堆叠物，所述栅极堆叠物设置在所述源接触结构和所述阱结构之间并且在所述连接部上方包围所述柱部。

在本公开的实施方式中，可以提供一种半导体器件。所述半导体器件可以包括设置在源线上方的栅极堆叠物。所述半导体器件可以包括源接触结构，所述源接触结构设置在所述栅极堆叠物之间并且朝向所述源线比所述栅极堆叠物突出的更多，使得所述源接触结构联接至所述源线。所述半导体器件可以包括设置在所述栅极堆叠物和所述源接触结构之间的绝缘分隔件。所述半导体器件可以包括水平延伸部，所述水平延伸部从所述源接触结构的与所述源线相邻的下端部的侧壁突出并且与所述绝缘分隔件交叠。

在本公开的实施方式中，可以提供一种制造半导体器件的方法。所述方法可以包括形成包围沟道层并且设置在源线上方的堆叠物，所述沟道层包括设置在所述源线上方的连接部和沿着第一方向从所述连接部延伸的柱部，所述堆叠物包围所述沟道层的所述连接部上方的所述沟道层的所述柱部。所述方法可以包括形成穿过所述堆叠物以将所述堆叠物划分成栅极堆叠物并且使所述连接部暴露的第一开口和第二开口。所述方法可以包括形成沿着所述第一开口的表面和所述第二开口的表面延伸的阱掺杂层。所述方法可以包括通过从所述第二开口去除所述阱掺杂层的一部分以使所述第二开口暴露。所述方法可以包括形成从所述第二开口延伸的源沟槽以使所述源线暴露。所述方法可以包括形成填充所述源沟槽和所述第二开口的源接触层。

在本公开的实施方式中，可以提供一种制造半导体器件的方法。所述方法可以包括形成源线。所述方法可以包括形成包括与所述源线平行延伸的连接部和沿着第一方向从所述连接部突出的柱部的沟道图案。所述方法可以包括形成包围所述柱部并且设置在所述连接部上方的栅极堆叠物。所述方法可以包括在所述栅极堆叠物的侧壁上形成绝缘分隔件。所述方法可以包括形成包括按照与所述绝缘分隔件交叠的方式突出的水平延伸部的源接触结构，所述源接触结构设置在所述栅极堆叠物之间并且按照使得所述源接触结构联接至所述源线的方式穿过所述连接部。

附图说明

图1示出了根据本公开的实施方式的半导体器件的示意性电路图。

图2A和图2B示出了例示根据本公开的实施方式的半导体器件的平面图。

图3A和图3B示出了例示根据本公开的实施方式的半导体器件的截面图。

图4示出了例示根据本公开的实施方式的半导体器件的截面图。

图5示出了图3A、图3B或图4中示出的区域C的放大图。