[发明专利]半导体器件及其制造方法有效
申请号: | 201810326639.7 | 申请日: | 2018-04-12 |
公开(公告)号: | CN108695327B | 公开(公告)日: | 2023-09-12 |
发明(设计)人: | 赵珉熙;金俊秀;金熙中;安泰玧;山田悟;李元锡;全南镐;郑文泳;许基宰;弘载昊 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 翟然 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
衬底,包括下半导体层、在所述下半导体层上的上半导体层、以及在所述下半导体层与所述上半导体层之间的掩埋绝缘层;
第一沟槽,在所述上半导体层中,具有在所述掩埋绝缘层之上的最下表面,所述最下表面与所述掩埋绝缘层间隔开;
第一导电图案,凹入所述第一沟槽中;
第二沟槽,在所述下半导体层、所述掩埋绝缘层和所述上半导体层中;
第二导电图案,在所述第二沟槽中;以及
第一源极/漏极区,在所述第一导电图案与所述第二导电图案之间的所述上半导体层中。
2.根据权利要求1所述的半导体器件,还包括:
栅极绝缘层,在所述第二沟槽的侧壁和底表面上,其中所述第二导电图案在所述栅极绝缘层上。
3.根据权利要求2所述的半导体器件,其中所述第二导电图案的上表面低于所述第一导电图案的最上表面。
4.根据权利要求3所述的半导体器件,其中所述第二导电图案的最上表面低于所述掩埋绝缘层的上表面。
5.根据权利要求2所述的半导体器件,还包括:
在所述衬底上的电容器,其中所述第一源极/漏极区电连接到所述电容器。
6.根据权利要求2所述的半导体器件,还包括:
第三沟槽,在所述下半导体层、所述掩埋绝缘层和所述上半导体层中;
第三导电图案,在所述第三沟槽中;以及
第二源极/漏极区,在所述第一导电图案与所述第三导电图案之间的所述上半导体层中,其中所述第一导电图案插置在所述第一源极/漏极区与所述第二源极/漏极区之间。
7.根据权利要求2所述的半导体器件,还包括:
在所述第二导电图案上的第三导电图案,其中所述第二导电图案具有比所述第三导电图案的功函数更高的功函数。
8.根据权利要求2所述的半导体器件,还包括:
在所述第二导电图案上的盖层,其中所述盖层包括气隙。
9.根据权利要求1所述的半导体器件,其中所述第二导电图案电连接到所述第一源极/漏极区。
10.根据权利要求9所述的半导体器件,其中所述第二导电图案的上表面高于或等于所述上半导体层的上表面,以及
所述第二导电图案的下表面低于或等于所述下半导体层的上表面。
11.根据权利要求9所述的半导体器件,还包括:
设置在所述衬底上的位线,
其中所述第一导电图案在第一方向上延伸,
所述位线在与所述第一方向交叉的第二方向上延伸,以及
所述第二导电图案电连接到所述位线。
12.一种半导体器件,包括:
衬底,包括下半导体层、在所述下半导体层上的上半导体层、以及在所述下半导体层与所述上半导体层之间的掩埋绝缘层;
第一沟槽,具有在所述掩埋绝缘层之上的最下表面并且在所述上半导体层中在第一方向上延伸,所述最下表面与所述掩埋绝缘层间隔开;
第一导电图案,凹入所述第一沟槽中;
第二沟槽,在所述下半导体层、所述掩埋绝缘层和所述上半导体层中在所述第一方向上延伸并且连接到所述第一沟槽;
第二导电图案,凹入所述第二沟槽中并且电连接到所述第一导电图案;以及
在所述第一导电图案的相反侧的所述上半导体层中的第一源极/漏极区和第二源极/漏极区。
13.根据权利要求12所述的半导体器件,其中所述第二导电图案的上表面低于所述第一导电图案的上表面,以及
所述第二导电图案的下表面低于所述掩埋绝缘层的上表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810326639.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:易失性存储器件
- 下一篇:静态随机存取存储器元件及形成方法