[发明专利]半导体器件及其制造方法

说明书

提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

技术领域

本发明构思涉及半导体器件和制造其的方法。具体地，本发明构思涉及包括掩埋绝缘层的半导体器件和制造其的方法。

背景技术

掩埋沟道阵列晶体管(BCAT)可以包括埋入沟槽中以解决短沟道效应的栅电极。

随着半导体存储器件越来越高度集成，各个电路图案的尺寸可以减小以在相同的区域中形成更多的半导体器件，这会使半导体器件的制造复杂化。例如，电路图案的小型化会导致泄漏电流的增大。泄漏电流出现在半导体器件的不同部分中。例如，DRAM(动态随机存取存储器)的刷新特性会受增大的泄漏电流负面地影响。

发明内容

根据本发明构思的一些方面，提供了一种半导体器件，其包括衬底，衬底包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面和凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

根据本发明构思的一些方面，提供了一种半导体器件，其包括衬底，衬底包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以具有在上半导体层中在第一方向上延伸并且在掩埋绝缘层之上的最下表面。第一导电图案可以凹入第一沟槽中，并且第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中在第一方向上延伸，并且连接到第一沟槽。第二导电图案可以凹入第二沟槽中并电连接到第一导电图案，并且上半导体层中的第一源极/漏极区和第二源极/漏极区可以在第一导电图案的相反侧上。

根据本发明构思的一些方面，提供了一种半导体器件，其包括衬底，衬底包括上半导体层和在上半导体层之下的掩埋绝缘层。半导体器件的第一单位存储单元的第一导电字线图案可以位于第一单位存储单元中的掩埋绝缘层之上，半导体器件的第二单位存储单元的第二导电字线图案可以与第一单元存储单元相邻安置，其中第二导电字线图案可以跨越第一单位存储单元与第一导电字线图案相邻延伸，并且可以位于第一单位存储单元中的掩埋绝缘层的上表面之下。

附图说明

图1是根据本发明构思的一些实施方式的半导体器件的布局图。

图2A和2B是根据本发明构思的一些实施方式的半导体器件的视图。

图3A和3B是根据本发明构思的一些实施方式的半导体器件的视图。

图4是根据本发明构思的一些实施方式的半导体器件的视图。

图5是根据本发明构思的一些实施方式的半导体器件的视图。

图6是根据本发明构思的一些实施方式的半导体器件的视图。

图7至18是在根据本发明构思的一些实施方式的制造半导体器件的方法期间形成的中间结构的视图。

具体实施方式

图1是根据本发明构思的一些实施方式的半导体器件的布局图。

参照图1，根据本发明构思的一些实施方式的半导体器件包括单位有源区AR、元件隔离区STI、字线WL、位线BL、直接接触DC和源极/漏极接触310。

单位有源区AR可以通过在衬底(图2A中的100)中形成元件隔离区(STI；浅沟槽隔离)被限定。具体地，单位有源区AR可以在第一方向X1上延伸。