[发明专利]电路结构优化装置和机器学习装置

权利要求书

1.一种电路结构优化装置，其进行FPGA器件的电路结构与配置的优化，其特征在于，所述电路结构优化装置具有：

状态数据取得部，其取得所述FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；以及

电路结构决定部，其根据所述状态数据取得部取得的所述状态数据，决定所述FPGA器件上的电路结构，输出用于在所述FPGA器件上再构成决定出的所述电路结构的指令值。

2.根据权利要求1所述的电路结构优化装置，其特征在于，

所述电路结构优化装置还具有：电路结构表，其与当前位置和当前时刻中的至少某一个关联起来，存储与当前位置或当前时刻相适合的所述FPGA器件上的电路结构，

所述电路结构决定部参照所述电路结构表，根据所述状态数据取得部取得的所述状态数据，决定所述FPGA器件上的电路结构。

3.根据权利要求1所述的电路结构优化装置，其特征在于，

所述电路结构优化装置具有：机器学习装置，其作为所述电路结构决定部来发挥功能，学习FPGA器件的电路结构，

所述状态数据取得部还取得所述FPGA器件的电路结构涉及的信息、表示所述FPGA器件的错误产生状态的信息作为状态数据，

所述机器学习装置具有：

状态观测部，其从所述状态数据取得部观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；

判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及

学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。

4.根据权利要求3所述的电路结构优化装置，其特征在于，

所述状态数据取得部还取得所述FPGA器件的发热量、消耗电力和动作速度中的至少某一个作为状态数据，

所述状态观测部还从所述状态数据取得部观测包含所述FPGA器件的发热量、消耗电力以及动作速度中的至少某一个在内的FPGA器件动作状态数据作为所述状态变量，

所述学习部将所述FPGA器件的电路结构与所述FPGA错误产生状态数据、所述当前位置/时刻数据、以及所述FPGA器件动作状态数据关联起来进行学习。

5.根据权利要求3或4所述的电路结构优化装置，其特征在于，

所述学习部具有：

回报计算部，其求出与所述是否适合判定结果相关联的回报；以及

价值函数更新部，其使用所述回报来更新函数，该函数表示所述FPGA器件的电路结构相对于所述FPGA器件的错误产生状态以及当前位置和当前时刻中的至少某一个的价值。

6.根据权利要求3～5中任一项所述的电路结构优化装置，其特征在于，

所述学习部采用多层构造来运算所述状态变量和所述判定数据。

7.根据权利要求3～6中任一项所述的电路结构优化装置，其特征在于，

所述电路结构优化装置还具有：决策部，其根据所述学习部的学习结果，输出基于所述FPGA器件的电路结构的指令值。

8.根据权利要求3～7中任一项所述的电路结构优化装置，其特征在于，

所述学习部使用针对多个机械分别获得的所述状态变量和所述判定数据，学习该多个机械各自的所述FPGA器件的电路结构。

9.根据权利要求3～8中任一项所述的电路结构优化装置，其特征在于，

所述机器学习装置存在于云服务器上。

10.一种机器学习装置，其学习FPGA器件的电路结构，其特征在于，所述机器学习装置具有：

状态观测部，其观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；

判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及

学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。