[发明专利]电路结构优化装置和机器学习装置

说明书

本发明提供一种电路结构优化装置和机器学习装置，能够根据FPGA器件的当前位置或当前时刻降低产生误动作的频率。所述电路结构优化装置具有：状态数据取得部，其取得FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；电路结构决定部，其根据所述状态数据取得部取得的状态数据，决定所述FPGA器件上的电路结构，输出用于在FPGA器件上再构成决定出的电路结构的指令值。

技术领域

本发明涉及电路结构优化装置和机器学习装置。

背景技术

存在如下可编程逻辑器件(PLD：Programmable Logic Device)：在出库后用户针对在制造时所有电路固定的通常集成电路设定所希望的电路结构来发挥功能的器件。作为这样器件的一种即FPAG(Field Programmable Gate Array，现场可编程门阵列)通过将能够编程的逻辑组件即逻辑块组合，从单纯的逻辑电路到包含存储器要素的复杂电路，可以在根据需要而使用FPGA的现场构成来进行使用。在FPGA中，可以在封装上的任意位置构筑这样的电路。

在宇宙射线等所含的中子束射入到FPGA器件时，该中子束与封装内的硼(boron)等碰撞而产生包含α线的大量离子，因该α线使硅内部的电位反转，而产生软错误。另外，作为FPGA器件的软错误涉及的现有技术，例如在日本特开2006-344223号公报，日本特开2016-167669号公报中公开了检测软错误的产生这样的技术。

FPGA器件中的软错误的产生概率根据构成FPGA器件的封装材料所含的硼等的密度(硼浓度的高度)而发生变化。图10示出了FPGA器件的概略结构图。如图10所示，当在FPGA器件内存在硼浓度高的区域时，在该区域产生软错误的概率高，因此，通过不在该区域配置电路或者配置拥有错误修正功能或冗余性的抗噪音电路来作为软错误对策。

在软错误对策中存在如下方法：例如不在硼等的密度高的位置配置电路的方法、削减一部分非必要功能等来减少电路面积由此降低中子或α线与该电路接触的概率的方法、通过逻辑电路的复用或错误修正电路等附加错误修正功能的方法等。但是，在这样的软错误对策中存在利弊，应用这些软错误对策始终不能说是最佳。例如，减少电路面积的方法需要牺牲部分功能，复用逻辑电路的方法不仅需要较多的电路面积而且还消耗比通常电路结构更多的电力。此外，在附加了基于ECC的错误修正电路时，存在不仅电路面积进一步增加而且消耗电力和发热面积也增加这样的问题。

另一方面，FPGA器件中的软错误如上所述因宇宙射线等所含的中子束射入至FPGA器件而产生，因此，中子束射入到FPGA的概率因FPGA器件所在的位置与太阳和地球的位置关系而发生变化。因此，在处于对FPGA器件强烈照射较多宇宙射线的位置时(例如，处于地球上面向太阳的位置时、处于面向太阳的位置的人造卫星上时等)，需要充分地进行上述的软错误对策，另一方面，在处于对FPGA器件并非强烈照射较多宇宙射线的位置时(例如，处于地球上不面向太阳的位置时、处于不面向太阳的位置的人造卫星上时等)，不需要针对上述软错误对策费心。这样，因FPGA器件所在的位置，软错误对策的重要性发生变化。

发明内容

因此，本发明的目的在于提供一种电路结构优化装置和机器学习装置，能够根据FPGA器件的当前位置或当前时刻来降低误动作产生的频率。

本发明的电路结构优化装置收集包含FPGA器件的当前位置或当前时刻在内的FPGA器件的状态涉及的数据，根据这些状态数据来决定FPGA器件上的各电路的配置和该电路的变化。然后，根据决定出的各电路的配置和该电路的变化再构成(重新配置)FPGA器件，由此使FPGA器件为在当前位置或当前时刻中获得稳定动作的电路结构。并且，本发明的电路结构优化装置将FPGA器件中的软错误的产生次数与FPGA器件上的位置关连起来存储，进行将存储的软错误的产生次数和将FPGA器件的当前位置或当前时刻作为状态数据的机器学习，由此，可以导出获得FPGA器件稳定动作的电路结构。