[发明专利]三维存储器及其制造方法

说明书

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。所述三维存储器，包括：衬底；位于所述衬底上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。本发明在实现字线的端部与插塞连接的过程中，不会因为字线厚度过薄而造成字线的击穿，提高了三维存储器制造的成品率。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器是目前较为前沿、且极具发展潜力的存储器技术。附图1A是现有技术中理想状态下的CTF型3D NAND存储器的部分结构示意图。如图1A所示，3D NAND存储器包括由字线(Word Line，WL)11与层间绝缘层12交替堆叠的堆叠层结构，台阶插塞(Contact)13在该堆叠层结构的台阶区域实现字线11与互连结构(未标识)的电连接，以进行相应程序的读写。

附图1B是现有技术中实际状态下的CTF 3D NAND存储器的部分结构示意图。在3DNAND存储器的实际制造过程中，为了实现与堆叠层结构中的所有字线11的良好电连接，所述存储器中的所述台阶插塞13应具有不同的深度。理想的连接方式如图1B中的A区域所示，即所述台阶插塞13与所述字线11具有合适的连接深度。然而，由于现有技术中字线11的厚度较薄，存在以下两个方面的问题：一方面是，刻蚀过浅可能会导致字线与插塞电接触不良；另一方面，在刻蚀过程中极易由于过刻蚀而造成某一层字线和/或与其相邻的层间绝缘层12的击穿，如图1B中的B区域所示，影响整个存储器的性能，严重时甚至导致存储器的报废。

因此，如何避免3D NAND存储器中的字线台阶区域在刻蚀形成插塞的过程中发生击穿现象，确保3D NAND存储器产品的性能，是目前亟待解决的技术问题。

发明内容

本发明提供一种三维存储器及其制造方法，用以解决现有的三维存储器在字线台阶区域刻蚀形成插塞的过程中易发生字线击穿的问题，以确保三维存储器产品的性能。

为了解决上述问题，本发明提供了一种三维存储器，包括：

衬底；

位于所述衬底上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。

优选的，所述字线还具有厚度均匀的字线本体部，所述增厚部位于所述字线本体之上；

所述增厚部的边缘沿水平方向突出于所述字线本体部的边缘。

优选的，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；

相邻的两个第奇数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于另一层所述字线的边缘，与所述第奇数层的所述字线连接的插塞沿第一方向排列。

优选的，相邻的两个第偶数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于所述另一层所述字线的边缘，与所述第偶数层的所述字线连接的插塞沿第二方向排列；

所述第一方向与所述第二方向呈设定角。