[发明专利]制作半导体元件的方法有效
申请号: | 201810341858.2 | 申请日: | 2018-04-17 |
公开(公告)号: | CN110391185B | 公开(公告)日: | 2021-08-03 |
发明(设计)人: | 林佶民;陈意维;郑存闵;陈品宏;刘志建;邱钧杰;陈姿洁;蔡志杰;黄怡安;张凯钧 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制作 半导体 元件 方法 | ||
1.一种制作半导体元件的方法,其特征在于,包含:
形成一硅层于一基底上;
形成一金属氮化硅层于该硅层上;
形成一拉伸应力层于该金属氮化硅层上;
进行一热处理制作工艺,以形成一金属硅化物于该硅层以及该金属氮化硅层之间;
去除该拉伸应力层;
形成一导电层于该金属氮化硅层上;以及
图案化该导电层、该金属氮化硅层、该金属硅化物以及该硅层以形成一栅极结构。
2.如权利要求1所述的方法,还包含进行另一热处理制作工艺以形成另一金属硅化物于该金属氮化硅层以及该导电层之间。
3.如权利要求1所述的方法,其中该硅层包含非晶硅。
4.如权利要求1所述的方法,另包含于摄氏400度至700度之间形成该拉伸应力层。
5.如权利要求1所述的方法,其中该拉伸应力层包含氮化硅。
6.如权利要求1所述的方法,其中该拉伸应力层的拉伸应力大于2 GPa。
7.如权利要求1所述的方法,另包含于摄氏800度至900度之间进行该热处理制作工艺。
8.如权利要求1所述的方法,其中该金属氮化硅层包含氮化钛硅(TiSiN)。
9.如权利要求1所述的方法,其中该导电层包含钨。
10.如权利要求1所述的方法,其中该栅极结构包含栅极绝缘层,设于该基底上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810341858.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:第零层层间膜的制造方法
- 下一篇:阵列基板及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造