[发明专利]半导体元件及其制作方法有效
申请号: | 201810342006.5 | 申请日: | 2018-04-17 |
公开(公告)号: | CN110391247B | 公开(公告)日: | 2020-10-30 |
发明(设计)人: | 刘子豪;陈意维;郑存闵;张凯钧;吴佳臻;黄怡安;吴柏志;陈品宏;邱钧杰;陈姿洁;刘志建;蔡志杰;林佶民 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L27/11568 | 分类号: | H01L27/11568 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 及其 制作方法 | ||
1.一种制作半导体元件的方法,其特征在于,包含:
形成一钛层于硅层上;
形成一金属硅化物于该钛层以及该硅层之间;
进行一第二处理制作工艺将该钛层与氨气反应以形成氮化钛层;
进行一第一处理制作工艺将该氮化钛层以及二氯硅甲烷(dichlorosilane,DCS)反应形成一氮化钛硅(TiSiN)层;
形成一导电层于该氮化钛硅层上;以及
图案化该导电层、该氮化钛硅层以及该硅层以形成一栅极结构。
2.如权利要求1所述的方法,其中该硅层包含非晶硅。
3.如权利要求1所述的方法,其中该金属硅化物的厚度小于该氮化钛层的厚度。
4.如权利要求1所述的方法,其中该金属硅化物的厚度小于该氮化钛硅层的厚度。
5.如权利要求1所述的方法,其中该栅极结构包含栅极绝缘层,设于该半导体元件的基底上。
6.一种制作半导体元件的方法,其特征在于,包含:
形成一钛层于硅层上;
形成一金属硅化物于该钛层以及该硅层之间;
进行一第二处理制作工艺将该钛层与氨气反应以形成一氮化钛层;
进行一第三处理制作工艺将该氮化钛层与二氯硅甲烷(dichlorosilane,DCS)反应形成一氮化钛硅(TiSiN)层;
进行一第一处理制作工艺将该氮化钛硅层以及氨气反应形成一富氮层;
形成一导电层于该富氮层上;以及
图案化该导电层、该富氮层、该氮化钛硅层以及该硅层以形成一栅极结构。
7.如权利要求6所述的方法,其中该硅层包含非晶硅。
8.如权利要求6所述的方法,其中该金属硅化物的厚度小于该氮化钛层的厚度。
9.如权利要求6所述的方法,其中该金属硅化物的厚度小于该氮化钛硅层的厚度。
10.如权利要求6所述的方法,其中该栅极结构包含栅极绝缘层,设于该半导体元件的基底上。
11.一种半导体元件,其特征在于,包含:
栅极结构,设于一基底上,该栅极结构包含:
硅层,设于该基底上;
钛层,设于该硅层上;
金属硅化物,设于该钛层以及该硅层之间;
氮化钛层,设于该钛层上;
氮化钛硅层,设于该氮化钛层上;以及
导电层,设于该氮化钛硅层上。
12.如权利要求11所述的半导体元件,其中该金属硅化物的厚度小于该氮化钛层的厚度。
13.如权利要求12所述的半导体元件,其中该金属硅化物的厚度小于该氮化钛硅层的厚度。
14.如权利要求11所述的半导体元件,另包含富氮层,设于该氮化钛硅层以及该导电层之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810342006.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种提高SONOS有源区边角圆度的方法
- 下一篇:垂直存储器装置及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的