[发明专利]图案化方法有效
申请号: | 201810342023.9 | 申请日: | 2018-04-17 |
公开(公告)号: | CN110391136B | 公开(公告)日: | 2022-03-15 |
发明(设计)人: | 张峰溢;李甫哲;蒋欣妤 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案 方法 | ||
1.一种图案化方法,其特征在于,包括:
在一第一掩模层上形成一第二掩模层;
对该第一掩模层以及该第二掩模层进行一图案化制作工艺,其中该第一掩模层被图案化成为一第一掩模图案,且该第二掩模层被图案化成为一第二掩模图案形成于该第一掩模图案上;
在该第一掩模图案和该第二掩模图案形成后,对该第二掩模图案进行一等离子体处理,其中该第二掩模图案的一部分被该等离子体处理转换成一被处理层;
移除该被处理层,用以使该第二掩模图案的宽度小于该第一掩模图案的宽度;
在移除该被处理层之后,形成一覆盖层覆盖该第一掩模图案以及该第二掩模图案;
移除该覆盖层的一部分,用以暴露出该第二掩模图案的上表面;
移除该第二掩模图案,用以于该覆盖层中形成多个开孔,其中各该开孔暴露出该第一掩模图案的一部分;以及
在移除该第二掩模图案之后,以该覆盖层为掩模对该第一掩模图案进行图案化,其中该第一掩模图案被图案化而成为一第三掩模图案,
其中所述图案化方法,还包括:
在移除该第二掩模图案之后以及对该第一掩模图案进行图案化之前,对该覆盖层进行一削减制作工艺,
其中该第一掩模图案包括多个第一子图案,且该被处理层覆盖各该第一子图案的侧表面。
2.如权利要求1所述的图案化方法,其中该等离子体处理包括一氧化处理或一氢化处理。
3.如权利要求2所述的图案化方法,其中该第二掩模图案的该部分被该等离子体处理氧化或氢化而成为该被处理层。
4.如权利要求2所述的图案化方法,其中该氧化处理包括一热氧化处理,且该氧化处理的制作工艺温度高于或等于250℃。
5.如权利要求2所述的图案化方法,其中该氧化处理中使用的氧气压力高于或等于1巴。
6.如权利要求1所述的图案化方法,其中该被处理层包覆该第二掩模图案。
7.如权利要求1所述的图案化方法,其中该第二掩模层包括一氮掺杂碳化硅层。
8.如权利要求1所述的图案化方法,其中该第二掩模图案于该等离子体处理之后的该宽度小于该第二掩模图案于该等离子体处理之前的宽度。
9.如权利要求1所述的图案化方法,其中于该等离子体处理之前,该第二掩模图案的宽度等于该第一掩模图案的宽度。
10.如权利要求1所述的图案化方法,其中该第二掩模图案包括多个第二子图案,且两个相邻的该多个第一子图案之间的距离等于各该第二子图案于该等离子体处理后的宽度。
11.如权利要求1所述的图案化方法,其中各该第一子图案的该侧表面上的该被处理层是由消耗一部分的各该第一子图案而形成。
12.如权利要求1所述的图案化方法,其中该覆盖层包括一平坦化层,且该第一掩模图案以及该第二掩模图案中的空隙被该覆盖层填满。
13.如权利要求1所述的图案化方法,其中各该开孔的宽度等于两个相邻的该多个第一子图案之间的距离。
14.如权利要求1所述的图案化方法,其中该第一掩模层形成于一材料层上,且该图案化方法还包括:
将该第三掩模图案的图形转移至该材料层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810342023.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造