[发明专利]图案化方法

说明书

本发明公开一种图案化方法，其包括下列步骤，在第一掩模层上形成第二掩模层。对第一掩模层以及第二掩模层进行图案化制作工艺。第一掩模层被图案化成为第一掩模图案，且第二掩模层被图案化成为第二掩模图案。第二掩模图案形成于第一掩模图案上。对第二掩模图案进行等离子体处理。第二掩模图案的一部分被等离子体处理转换成被处理层。移除被处理层，用以使第二掩模图案的宽度小于第一掩模图案的宽度。

技术领域

本发明涉及一种图案化方法，尤其是涉及一种包括等离子体处理的图案化方法。

背景技术

集成电路(integrated circuit，IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。在IC的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案，例如电路布局图案形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内，以将此复杂的布局图案精确地转移至半导体芯片上。

随着半导体产业的微型化发展以及半导体制作技术的进步，现有作为广用技术的曝光技术已逐渐接近其极限。因此，目前业界也开发出双重图案化(double patterning)技术来制作更微型化的半导体元件结构。一般来说，双重图案化技术包括有LELE(Lithe-Etch-Lithe-Etch，曝光-刻蚀-曝光-刻蚀)双重图案化方法、LFLE(Litho-Freeze-Litho-Etch，曝光-凝固-曝光-刻蚀)双重图案化方法及自对准双重图案化(Self-Aligned DoublePatterning，简称SADP)等施作方法。传统的自对准双重图案化方法是经由在预先形成的光刻图形的两侧上形成间隙子(spacer)，然后去除之前形成的光刻图形，并将间隙子图形转印到下层材料，从而得到特征尺寸更小的图形。然而，传统的自对准双重图案化仍存在许多制作工艺问题，例如蚀刻凹陷负载不均与间隙子变形影响等，均易使得转印出的图形失真，而影响到制作工艺良率以及所形成的装置的操作表现。

发明内容

本发明提供了一种图案化方法，对第一掩模层与第二掩模层同时进行图案化分别形成第一掩模图案与第二掩模图案，并对第二掩模图案进行等离子体处理，使第二掩模图案的宽度小于第一掩模图案的宽度。宽度较小的第二掩模图案可以自对准的方式形成于第一掩模图案上，且第二掩模图案可用以形成特征尺寸(critical dimension，CD)比第一掩模图案更小的图形，进而达到多重图案化的效果。

本发明的一实施例提供一种图案化方法，包括下列步骤。首先，在一第一掩模层上形成一第二掩模层。对第一掩模层以及第二掩模层进行一图案化制作工艺，第一掩模层被图案化成为一第一掩模图案，且第二掩模层被图案化成为一第二掩模图案形成于第一掩模图案上。对第二掩模图案进行一等离子体处理，且第二掩模图案的一部分被等离子体处理转换成一被处理层。移除被处理层，用以使第二掩模图案的宽度小于第一掩模图案的宽度。于移除被处理层之后，形成一覆盖层覆盖第一掩模图案以及第二掩模图案。移除覆盖层的一部分，用以暴露出第二掩模图案的上表面。移除第二掩模图案，用以于覆盖层中形成多个开孔，且各开孔暴露出第一掩模图案的一部分。在移除第二掩模图案之后，以覆盖层为掩模对第一掩模图案进行图案化，且第一掩模图案被图案化而成为一第三掩模图案。

附图说明

图1至图10为本发明第一实施例的图案化方法的示意图，其中

图2为图1之后的状况示意图；

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7为图6之后的状况示意图；

图8为图7之后的状况示意图；