[发明专利]一种叠层结构

说明书

本发明提供了一种能够获得ε相氧化镓半导体结晶膜的叠层结构，及相应的制备方法。该叠层结构主要由蓝宝石衬底和ε相氧化镓半导体结晶膜构成，该叠层结构的制备方式是利用化学气相沉积，在蓝宝石衬底上沉积ε相氧化镓半导体结晶膜。所述蓝宝石衬底厚度为100～1000μm，所述蓝宝石衬底的实际表面与蓝宝石c晶面呈0°～10°的偏离角；所述氧化镓半导体结晶膜是具有六方晶系的ε相氧化镓，厚度为0.1～100μm。本发明解决了纯相ε‑Ga₂O₃结晶膜难于制备的问题，为氧化镓半导体材料的制备提供了一条新技术路线。

技术领域

本发明属于半导体薄膜材料领域，主要涉及一种含有半导体功能的ε-Ga₂O₃结晶膜叠层结构。

背景技术

在诸如大型交通、电力能源、军用雷达、航天器等应用中，常面临着高电压大功率的工作情况；传统Si材料禁带宽度小(1.1eV)，临界击穿电场低(0.3MV/cm)，故而Si基功率电子器件难以应用于这些场合。解决这一问题的方法是采用新型的宽禁带半导体材料，取代传统的硅材料，来制作电子器件。Ga₂O₃具有4.7～5.4eV的超宽禁带宽度，相应的Baliga品质因子远高于目前商用化的Si(1.1eV)、4H-SiC(3.3eV)和GaN(3.4eV)等材料。因此，将Ga₂O₃半导体材料应用于电子器件，尤其是大功率电子器件，将具有比Si、SiC和GaN更好的器件性能。

Ga₂O₃具有β、ε、α、γ、δ五种相，其中β相是稳定相，ε相次之，α相又次之。目前，能够用于功率电子器件的高质量Ga₂O₃薄膜的制备方法，得到了广泛研究。A.J.Green(IEEEElectronDevice Letters 37,902-905)研究了一种β相Ga₂O₃薄膜同质外延制备方法，但是，β-Ga₂O₃薄膜的制备需采用氧化镓同质衬底，成本高昂，且所制备的器件散热问题严重。专利申请文件CN106415845A公开了一种结晶性优异的层叠结构体和迁移率良好的上述层叠结构体的半导体装置，但是该专利申请文件所获得的氧化镓为α-Ga₂O₃薄膜，而α-Ga₂O₃存在稳定性不如β-Ga₂O₃和ε-Ga₂O₃的问题。

因此，制备高质量ε-Ga₂O₃薄膜可以有效克服目前β-Ga₂O₃和α-Ga₂O₃薄膜制备技术中存在的问题。但是，目前仍然未有有效的ε-Ga2O3薄膜生长方法。由于氧化镓的最稳定相是β-Ga₂O₃，因此采用不合理的制备方式往往获得纯β相Ga₂O₃或者β相和ε相混合的Ga₂O₃，而不是纯ε相Ga₂O₃。专利CN103469173B公开了一种空穴导电特性氧化镓膜的制备方法，专利CN103489967B公开了一种氧化镓外延膜的制备方法及氧化镓外延膜，但这两个专利都是针对β-Ga₂O₃薄膜的制备，而如何制备ε-Ga2O3薄膜仍是一个亟待解决的问题。因此有必要提供一种合适的技术方案，以制备出纯ε-Ga₂O₃薄膜。

发明内容

本发明针对现有技术存在的上述不足，提供一种叠层结构方案及其制备方法，该叠层结构含有纯相ε-Ga₂O₃半导体结晶膜。

为实现上述目的，本发明提供的技术方案如下：