[发明专利]一种显示器的数字驱动式像素电路

权利要求书

1.一种显示器的像素电路，包括发光器件，其特征在于：

所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，且所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管皆只有打开和关闭两种状态；

所述第一晶体管为P型晶体管或N型晶体管，所述第一晶体管栅极连接至选通线，所述第一晶体管的源极或漏极连接至数据线，所述第一晶体管的漏极或源极连接至所述第二晶体管的漏极以及所述第三晶体管的栅极以及所述第四晶体管的栅极；

所述第二晶体管为P型晶体管或N型晶体管，所述第二晶体管的栅极连接至所述第三晶体管的漏极以及所述第四晶体管的漏极以及所述第五晶体管的栅极，所述第二晶体管的源极连接至第一像素电源或地，所述第二晶体管的漏极连接至所述第一晶体管的漏极或源极以及所述第三晶体管的栅极以及所述第四晶体管的栅极；

所述第三晶体管为P型晶体管，所述第三晶体管的栅极连接至所述第一晶体管的漏极或源极以及所述第四晶体管的栅极，所述第三晶体管的源极连接至所述第一像素电源，所述第三晶体管的漏极连接至所述第二晶体管的栅极以及所述第五晶体管的栅极以及所述第四晶体管的漏极；

所述第四晶体管为N型晶体管，所述第四晶体管的栅极连接至所述第一晶体管的漏极或源极以及所述第三晶体管的栅极，所述第四晶体管的源极连接至地，所述第四晶体管的漏极连接至所述第二晶体管的栅极以及所述第五晶体管的栅极以及所述第三晶体管的漏极；

所述第五晶体管为P型晶体管，所述第五晶体管的栅极连接至所述第二晶体管的栅极以及所述第三晶体管的漏极以及所述第四晶体管的漏极，所述第五晶体管的源极连接至第二像素电源，所述第五晶体管的漏极连接至所述发光器件的一端；

当所述选通线为有效电平使所述第一晶体管打开时，所述数据线上的高电平或低电平写入到所述第三晶体管和所述第四晶体管的栅极；当所述选通线为无效电平使所述第一晶体管关闭时，所述第三晶体管和第四晶体管的栅极保持了所述高电平或低电平，直到所述第一晶体管再次打开；

当所述第二晶体管为P型晶体管时，所述数据线上的电平值在所述选通线使所述第一晶体管关闭时保持为低电平，当所述第二晶体管为N型晶体管时，所述数据线上的电平值在所述选通线使所述第一晶体管关闭时保持为高电平。

2.如权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管皆为沟道长度不大于0.5微米的金属-氧化物半导体场效应晶体管，所述第五晶体管为沟道长度不小于0.25微米的金属-氧化物半导体场效应晶体管。

3.如权利要求1所述的像素电路，其特征在于，所述发光器件位于像素电路的上方或垂直上方，且所述发光器件为一种由电流驱动的有机电致发光器件或半导体发光器件或量子点发光器件或液晶显示器件或数字微镜器件或其组合，所述发光器件的亮度与流过发光器件的电流或电压成正比，所述正比为一种线性的或可通过校正形成线性的递增关系。

4.如权利要求1所述的像素电路，其特征在于，所述像素电路除寄生电容外不包含电容器件，所述寄生电容为晶体管的寄生电容和/或互连线的寄生电容。

5.如权利要求1所述的像素电路，其特征在于，所述第一到第四晶体管耐受电压范围不大于3.3V，所述第五晶体管耐受电压范围不小于3.3V。

6.如权利要求1所述的像素电路，其特征在于，所述发光器件在某段时间内的平均亮度和所述第五晶体管在该时间内的打开的时间成正比，发光器件的平均亮度根据所述第五晶体管的脉冲宽度占空比来调制，所述平均亮度可以分为不小于256个等级。

7.如权利要求1所述的像素电路，其特征在于，所述发光器件和像素电路在水平方向上重复复制，所有发光器件的另一端接至公共端，所述公共端连接至小于零值的负电源。

8.如权利要求1-7任一项所述的像素电路，其特征在于，所述选通线和数据线均由微型显示器的驱动电路提供，所述驱动电路包含构成阵列的像素电路，所述选通线为所述列阵中每行共有，所述数据线为所述阵列中每列共有，所述微型显示器的驱动电路还包括以下功能中的至少一项：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器；所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。