[发明专利]写入辅助电路

说明书

本发明的实施例公开了写入辅助电路，包括：存储器适配锁存器以及存储器适配第三和第四NMOS晶体管。锁存器包括：存储器适配第一PMOS晶体管和存储器适配第一NMOS晶体管，串联连接在电源电压与第一节点之间，第一节点选择性地连接至地电压；以及存储器适配第二PMOS晶体管和存储器适配第二NMOS晶体管，串联连接在电源电压与第二节点之间，第二节点选择性地连接至地电压。第三NMOS晶体管，串联连接在第一节点与地电压之间；以及第四NMOS晶体管，串联连接在第二节点与地电压之间。第三和第四晶体管中的每一个的栅极均连接至锁存使能信号线，由此用于控制存储器适配锁存器。

技术领域

本发明的实施例总体涉及电子电路领域，更具体地，涉及写入辅助电路。

背景技术

在典型的存储器系统中，存储单元被布置为阵列。每个存储单元(也称为单元)存储表示一位的数据。每个单元都位于行与列的交点处。因此，通过选择在特定单元处相交的行和列来访问该特定单元。位于列中的每个单元均连接至位线。输入/输出(I/O)电路使用位线从列中的所选的一个位单元读取数据或将数据写入其中。

通常，列中存在许多单元。由于I/O电路和单元之间的物理距离不同，对于位于列中的每个单元，位线呈现出不同电阻和/或电容负载。

发明内容

根据本发明的一个方面，提供了一种写入辅助电路，包括：第一PMOS晶体管和第一NMOS晶体管，串联连接在电源电压与第一节点之间，所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极连接至第二节点；第一可切换导电路径，位于所述第一节点与地电压之间；第二PMOS晶体管和第二NMOS晶体管，串联连接在所述电源电压与第三节点之间，所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极连接至第四节点；第二可切换导电路径，位于所述第三节点与所述地电压之间；第三NMOS晶体管，串联连接在所述第四节点与数据线之间；第一分流器，连接所述第四节点和所述数据线；第四NMOS晶体管，串联连接在所述第二节点与反相数据线之间；以及第二分流器，连接所述第二节点和所述反相数据线。

根据本发明的另一个方面，提供了一种写入辅助电路包括：第一PMOS晶体管和第一NMOS晶体管，串联连接在电源电压与第一节点之间，所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极连接至第二节点，所述第二节点连接至反相数据线；第一可切换导电路径，位于所述第一节点与地电压之间；第二PMOS晶体管和第二NMOS晶体管，串联连接在所述电源电压与第三节点之间，所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极连接至第四节点，所述第四节点连接至数据线；第二可切换导电路径，位于所述第三节点与所述地电压之间；第三NMOS晶体管，具有高电阻配置并且所述第三NMOS晶体管的第一漏极/源极连接至所述第四节点；第一分流器，连接所述第四节点和所述数据线；第四NMOS晶体管，具有高电阻配置并且所述第四NMOS晶体管的第一漏极/源极连接至所述第二节点；以及第二分流器，连接所述第二节点和所述反相数据线。

根据本发明的又一个方面，提供了一种写入辅助电路包括：存储器适配锁存器，包括：存储器适配第一PMOS晶体管和存储器适配第一NMOS晶体管，串联连接在电源电压与第一节点之间，所述第一节点选择性地连接至地电压；和存储器适配第二PMOS晶体管和存储器适配第二NMOS晶体管，串联连接在所述电源电压与第二节点之间，所述第二节点选择性地连接至所述地电压；存储器适配第三NMOS晶体管，串联连接在所述第一节点与所述地电压之间；以及存储器适配第四NMOS晶体管，串联连接在所述第二节点与所述地电压之间；其中，所述第三晶体管和所述第四晶体管中的每一个的栅极均连接至锁存使能信号线，从而用于控制所述存储器适配锁存器。

附图说明

在附图的图中，通过实例而非限制性的方式示出了一个或多个实施例，其中，具有相同参考标号名称的元件始终表示相同的元件。除非另有说明，否则附图不按比例绘制。

图1是根据本发明的至少一个实施例的半导体器件的框图。