[发明专利]一种CMOS后端工艺嵌入式的铁电随机存储器及其制备方法

权利要求书

1.一种CMOS后端工艺嵌入式的铁电随机存储器的制备方法，具体步骤包括：

步骤一：金属氧化物半导体场效应晶体管的制备，以及多层通孔、层间介质、金属互联，直至最后一层金属布线形成之前；

步骤二：利用化学机械抛光技术将通孔填充后的表面磨平，改善表面粗糙度；

步骤三：制备铁电电容的金属底电极；

步骤四：制备铁电层；

步骤五：制备铁电电容的金属顶电极；

步骤六：金属-铁电层-金属电容结构刻蚀，将铁电电容集成在经过化学机械抛光工艺的通孔的正上方；

步骤七：钝化层的形成以及最后一层通孔的刻蚀和填充；

步骤八：外围电路互联以及封装，完成铁电随机存储器的制备。

2.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：铁电电容的沉积以及退火均在温度低于或等于450℃条件下进行。

3.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：铁电薄膜的制备可包括等离子加强型原子层沉积法、磁控溅射、金属有机物化学气相沉积、或等离子体加强型金属有机物化学气相沉积。

4.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：经过化学机械抛光后，铁电电容直接集成在通孔正上方。

5.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：氧化铪基铁电电容的刻蚀方法包括反应离子刻蚀、电感耦合等离子-反应离子刻蚀、电子束刻蚀、湿法刻蚀。

6.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：匹配的CMOS工艺线为90nm。

7.一种CMOS后端工艺嵌入式的铁电随机存储器，其包括：

(1)MOSFET晶体管的源极、漏极、栅极；

(2)金属连线和布线；

(3)铁电电容的底电极；

(4)铁电层；

(5)铁电电容的顶电极；

其特征在于，铁电电容结构设置在最后一层金属布线之前，铁电电容器的底电极与顶电极之间设置氧化铪基或氧化锆基铁电薄膜。

8.根据权利要求7所述的CMOS后端工艺嵌入式的铁电随机存储器，其特征在于：所述铁电氧化铪基或者氧化锆基铁电薄膜，包括氧化铪、氧化锆及其掺杂系列，具体如氧化铪、氧化锆以及含铝、硅、钇、锶、镧、镥、金、钪、钕、锗、锆、铪、氮一种或多种杂质的氧化铪基或者氧化锆铁电薄膜。

9.根据权利要求7所述的CMOS后端工艺嵌入式的铁电随机存储器，其特征在于：所述铁电电容的底电极与顶电极为氮化钛、氮化钽、钨、镍的单层或者多层电极的结构。

10.根据权利要求7所述的CMOS后端工艺嵌入式的铁电随机存储器，其特征在于：其铁电薄膜的厚度为3-30nm。