[发明专利]极性码的速率匹配方法及设备

权利要求书

1.一种极性码的速率匹配方法，其特征在于，包括：

根据母码长度N，信息比特个数K和速率匹配方式对应的比特位置，对信息比特进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为缩短或者打孔，所述N，K为正整数；

对所述极化编码后的编码比特进行交织，获得交织后的编码比特；

将所述交织后的编码比特按照交织后的比特顺序存储至循环缓存中；

从所述循环缓存中按照所述速率匹配方式对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，所述M为目标码长，其中，所述速率匹配方式为缩短对应的比特读取的起点位置与所述速率匹配方式为打孔对应的比特读取的起点位置不同。

2.根据权利要求1所述的方法，其特征在于，

所述缩短对应的目标码长M小于所述母码长度N；

所述打孔对应的目标码长M小于所述母码长度N。

3.根据权利要求 1或者2所述的方法，其特征在于，所述从所述循环缓存中按照所述速率匹配方式对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列包括：

当所述速率匹配方式为打孔，则所述打孔对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，其中，所述打孔对应的比特读取的起点位置为所述循环缓存中交织后的编码比特的第N-M+1位。

4.根据权利要求 1或者2所述的方法，其特征在于，所述从所述循环缓存中按照所述速率匹配方式对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列包括：

当所述速率匹配方式为缩短，则从所述缩短对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，其中，所述缩短对应的比特读取的起点位置为所述循环缓存中交织后的编码比特的首位。

5.一种极性码的速率匹配设备，其特征在于，包括：

编码模块，用于根据母码长度N，信息比特个数K和速率匹配方式对应的比特位置，对信息比特进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第缩短或者打孔，所述N，K为正整数；

存储模块，用于对所述极化编码后的编码比特进行交织，获得交织后的编码比特；将所述交织后的编码比特按照交织后的比特顺序存储至循环缓存中；

读取模块，用于从所述循环缓存中按照所述速率匹配方式对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，所述M为目标码长，其中，所述速率匹配方式为缩短对应的比特读取的起点位置与所述速率匹配方式为打孔对应的比特读取的起点位置不同。

6.根据权利要求5所述的设备，其特征在于，所述缩短对应的目标码长M小于所述母码长度N；所述打孔对应的目标码长M小于所述母码长度N。

7.根据权利要求5或6所述的设备，其特征在于，所述读取模块，具体用于：

当所述速率匹配方式为打孔，则所述打孔对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，其中，所述打孔对应的比特读取的起点位置为所述循环缓存中交织后的编码比特的第N-M+1位。

8.根据权利要求5或6所述的设备，其特征在于，所述读取模块，具体用于：

当所述速率匹配方式为缩短，则从所述缩短对应的比特读取的起点位置开始，顺序读取M个比特作为输出序列，其中，所述缩短对应的比特读取的起点位置为所述循环缓存中交织后的编码比特的首位。

9.一种极性码的速率匹配设备，其特征在于，包括：

存储器，用于存储程序；

处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于执行如权利要求1至4中任一所述的方法。

10.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1至4中任一所述的方法。