[发明专利]极性码的速率匹配方法及设备

说明书

本申请实施例提供一种极性码的速率匹配方法及设备，该方法包括：根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式或第二速率匹配方式，所述N为正整数；根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同；根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取速率匹配的输出序列，所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。本实施例可以降低硬件的复杂度，降低硬件所占的面积。

技术领域

本申请涉及编译码技术，尤其涉及一种极性码的速率匹配方法及设备。

背景技术

通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。土耳其教授Arikan提出的极化码(Polar codes)是第一个理论上可以达到香农容量且具有低编译码复杂度的好码。因此，Polar码在5G中具有很大的发展和应用前景，并在3GPP(the 3^rdGeneration Partner Project，第三代合作伙伴项目)RAN1(RAN的英文全称：Radio AccessNetwork；RAN的中文全称：无线接入网络)87次会议上被接纳用于控制信道编码。

在编码过程中，编码端可以通过传输信道上的比特被重复(repetition)、打孔或者缩短(shorten)来实现速率匹配。然而，现有技术中的重复、打孔以及缩短的速率匹配方式需要各自的硬件实现，当三种速率匹配方法都被应用时，则需要三套不同的硬件来实现，导致硬件实现的复杂度高占用的面积大。

发明内容

本申请提供一种极性码的速率匹配方法及设备，用以降低硬件的复杂度，降低硬件所占的面积。

本申请第一方面提供一种极性码的速率匹配方法，包括：

根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式或第二速率匹配方式，所述N为正整数；其中，第一速率匹配方式可以为打孔速率匹配方式或缩短速率匹配方式，第二速率匹配方式可以为重复速率匹配方式，编码端在编码过程中会选择一种速率匹配方式进行编码；

根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同；即编码端对于不同的速率匹配方式，采用相同的比特存储顺序，从而在比特收集后，不同的速率匹配方式对应的极化编码后的比特在循环缓存中的存储顺序相同，从而使用一个交织器可以实现，或者在顺序或逆序比特存储时，不需要交织器，从而降低了硬件复杂度，降低硬件所占的面积；

根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取速率匹配的输出序列，所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。

由于不同的速率匹配方式对应的比特存储顺序相同，为了保证速率匹配后不同的速率匹配方式能够输出正确的输出序列，不同的速率匹配方式对应的比特读取顺序不同，即对应的比特选择顺序不同。

在一种可能的设计中，所述输出序列的长度为目标码长M，所述M为整数；

所述第一速率匹配方式对应的目标码长M小于所述母码长度N；

所述第二速率匹配方式对应的目标码长M大于所述母码长度N。

在一种可能的设计中，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：

根据所述速率匹配方式对应的交织方式，对所述极化编码后的编码比特进行交织处理，得到交织处理后的编码比特，所述比特存储顺序与所述交织处理后的编码比特的排序相同；