[发明专利]分频器

权利要求书

1.一种分频器，其特征在于，包括相互通讯连接的分频模式控制器、分频链路以及占空比控制器；

所述分频模式控制器用于根据所接收的分频比控制字信号输出分频链路控制信号至所述分频链路，以控制所述分频链路根据所接收的待分频信号输出分频信号和同步修正信号；

其中，所述分频模式控制器还用于根据所接收的所述分频信号更新所述分频链路控制信号；

所述占空比控制器用于根据所接收的所述同步修正信号对所接收的所述分频信号进行同步修正，以输出修正分频信号；

其中，所述同步修正信号包括第一修正信号和第二修正信号；所述第一修正信号的下降沿与所述待分频信号的上升沿对齐，所述第二修正信号的下降沿与所述待分频信号的下降沿对齐；所述第二修正信号的下降沿超前所述第一修正信号的下降沿0.5个所述待分频信号的时钟周期；

分频比为奇数时，所述修正分频信号的上升沿与所述第二修正信号的下降沿对齐，所述修正分频信号的下降沿与所述第一修正信号的下降沿对齐；分频比为偶数时，所述修正分频信号的上升沿和下降沿均与所述第二修正信号的下降沿对齐。

2.根据权利要求1所述的分频器，其特征在于，所述分频链路由多个分频单元级联组成，所述分频链路控制信号包括使能信号以及分频比控制信号；

其中，所述使能信号连接至各级分频单元的使能端，用于确定所述分频链路中分频单元的实际有效级；所述分频比控制信号连接至各级分频单元的控制端，用于确定所述各级分频单元的工作状态。

3.根据权利要求2所述的分频器，其特征在于，所述分频比控制信号跟随所述分频信号的高低电平变化而更新。

4.根据权利要求2所述的分频器，其特征在于，所述分频单元为2/3分频单元。

5.根据权利要求4所述的分频器，其特征在于，所述分频链路包括n个2/3分频单元，则所述分频器的分频比为大于等于4且小于等于2ⁿ⁺¹-1的正整数；

其中，n的取值范围为大于等于2的正整数。

6.根据权利要求4所述的分频器，其特征在于，对于所述分频链路中的任意一级2/3分频单元；

所述使能信号等于0时，该所述2/3分频单元的输出频率与输入频率相同；

所述使能信号等于1时，该所述2/3分频单元工作在2分频或3分频状态，其中，所述分频比控制信号等于1时，该所述2/3分频单元工作在3分频状态，所述分频比控制信号等于0时，该所述2/3分频单元工作在2分频状态。

7.根据权利要求5所述的分频器，其特征在于，所述分频比为偶数时，所述分频链路输出的分频信号的占空比为50％；

所述分频比为奇数时，所述分频链路输出的分频信号的高电平时长比低电平时长多一个所述待分频信号的时钟周期。

8.根据权利要求7所述的分频器，其特征在于，第i级2/3分频单元是所述分频链路中的最后一级有效的2/3分频单元；

所述分频比为偶数或者不等于2ⁱ⁺¹-1的奇数时，所述第i级2/3分频单元工作在2分频状态；

所述分频比为2ⁱ⁺¹-1时，所述第i级2/3分频单元工作在3分频状态；

其中，i的取值范围为大于等于2且小于等于n的正整数。

9.根据权利要求8所述的分频器，其特征在于，对于所述第i级2/3分频单元；

所述分频比为2ⁱ⁺¹-1时，当所述分频信号为高电平时，该2/3分频单元之前的所述分频链路的分频比持续2个该所述2/3分频单元的输入时钟周期；

当所述分频信号为低电平时，该2/3分频单元之前的所述分频链路的分频比持续1个该所述2/3分频单元的输入时钟周期。

10.根据权利要求1至9中任意一项所述的分频器，所述分频模式控制器、所述分频链路以及所述占空比控制器均由数字逻辑电路组成。