[发明专利]法拉第屏蔽桶、环形件、腔室组件及重溅射腔室

说明书

本发明提供一种法拉第屏蔽桶，在法拉第屏蔽桶的与环形件形成间隙的位置处形成有辅助结构，辅助结构用于减少法拉第屏蔽桶和环形件之间形成的分布电容的平行板正对面积与平行板间距离之间的比值，以减小分布电容的容值大小。还提供一种环形件，在环形件的与法拉第屏蔽桶形成间隙的位置处形成有辅助结构，辅助结构用于减少法拉第屏蔽桶和环形件之间形成的分布电容的平行板正对面积与平行板间距离之间的比值，以减小分布电容的容值大小。本发明提供的腔室组件和重溅射腔室，可以提高重溅射刻蚀的速率。

技术领域

本发明属于半导体加工设备技术领域，具体涉及一种法拉第屏蔽桶、环形件、腔室组件及重溅射腔室。

背景技术

传统溅射技术无法控制溅射粒子的方向，使得溅射进入具有高深宽比的通孔和狭窄沟道的能力受到限制，会出现如图1所示的顶部悬挂(Overhang)和底部拐角填充不足的问题。为改善该问题，先采用等离子体物理气相沉积技术，不仅能够利用高密度的等离子体溅射靶材产生金属离子，同时在基片下方加入适量偏压吸引等离子朝向基片方向，但改善效果不佳；后来出现重溅射技术，即在溅射过程中或溅射完成后对金属离子或氩离子的能量和运动方向进行控制，对已沉积的薄膜进行轰击，将孔隙顶部拐角处和孔隙底部已沉积的较厚的薄膜重新轰击，调整薄膜台阶覆盖状态。

在Cu互连技术的制备阻挡层薄膜的工艺中，就应用了重溅射技术，目前主流的阻挡层薄膜的制备工艺流程如图2所示，图3为图2 所采用的腔室的结构示意图，请先参看图3，该腔室中包括接地的采用金属材料制成的环形件1、2、3和16；该腔室的顶壁上设置有Ta靶 13，Ta靶13与DC电源14的阴极电连接；在Ta靶的上方设置有磁控管15；在Ta靶13和环形件3之间设置有陶瓷环9；在腔室内且与Ta 靶13正对下方设置有静电卡盘(ESC)4，用于放置基片；腔室的侧壁为圆筒状的绝缘筒6，在绝缘筒6上缠绕有螺线管状的电感线圈5；电感线圈5通过阻抗匹配器12与上电极射频电源11相连；在绝缘筒6 内安装有金属(例如铝)桶10作为法拉第屏蔽桶，法拉第屏蔽桶10 件上开有竖直的接缝18(在此处完全断开)，如图4、图5所示，接缝18能够有效阻止法拉第屏蔽桶10产生的涡流损耗发热；法拉第屏蔽桶10置于环形件16上，两者之间隔有多个陶瓷支撑件17，法拉第屏蔽桶10的下端和环形件16之间形成有间隙，法拉第屏蔽桶10的下端设置有延伸部；延伸部用于遮挡环形件16，延伸部和环形件16的内壁形成该间隙，该间隙具有可防止等离子体进入该间隙的深宽比h/d，以能够有效防止绝缘桶6和陶瓷支撑件17被离子化的Ta镀上而形成闭合回路，进而导致涡流损耗和腔室状态变化；环形件3具有朝向法拉第屏蔽桶的内部延伸的延伸臂，延伸臂用于遮挡法拉第屏蔽桶10的上端，延伸臂和法拉第屏蔽桶的上端的内壁形成间隙，该间隙具有可防止等离子体进入该间隙的深宽比h/d，以避免环形件3和法拉第屏蔽桶10被离子化的Ta镀上而形成闭合回路，该深宽比一般大于10:1，d 一般取值为1mm；静电卡盘4通过阻抗匹配器7与下电极射频电源8 相连。

请再参阅图2，根据图2所示Ta阻挡层薄膜的制备工艺流程，在重溅射刻蚀工艺步骤之前，会利用DC功率产生Ar等离子体，Ar离子轰击Ta靶材，并且下电极射频电源8的射频功率通过阻抗匹配器7加在静电卡盘4上以产生射频自偏压，结果在基片上沉积上一层Ta薄膜，然后进入到重溅射刻蚀工艺步骤，上电极射频电源11通过阻抗匹配器 12将射频功率加在电感线圈5上，能量从电感线圈5耦合到反应腔室内部，使反应腔室中的Ar气电离形成高密度等离子体，下电极射频电源8的射频功率通过阻抗匹配器7，以在静电卡盘4上以产生射频自偏压，从而吸引离子对基片上的已沉积的Ta薄膜进行轰击，实现重溅射刻蚀。

假设在重溅射刻蚀工艺步骤之前，基片上沉积的Ta薄膜的厚度为δ₁，进行重溅射刻蚀工艺步骤(时间为t秒)之后基片上Ta薄膜的厚度变为δ₂，则重溅射刻蚀的速率(Resputter Rate，以下简称RR)可以表示为：