[发明专利]单电容占空比可控振荡器

权利要求书

1.单电容占空比可控振荡器，其特征在于，包括第一电流源I1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电容C1、第一电阻R1、第一反相器INV1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7；

第一电容C1为充放电电容，第四NMOS管MN4与第六NMOS管MN6构成放电支路，第三PMOS管MP3构成充电支路，调节第三PMOS管MP3与第四NMOS管MN4镜像电流源的比例即可控制输出电压的占空比；

第八NMOS管MN8配合设置第二PMOS管MP2镜像电流源的比例大于第四NMOS管MP4镜像电流源的比例，用于对第一电容C1转换充放电状态时引入迟滞效果，从而增加电路的抗干扰能力；

第七PMOS管MP7用于确保在电路初始上电时C处电压为低，防止逻辑错误，C处为第七PMOS管MP7源端(S)与第八NMOS管MN8栅端的连接处；

第一电流源I1其上端接电源，其下端接第一NMOS管MN1漏端；

第一NMOS管MN1其漏端接其栅端，其栅端接第一电流源I1下端，其源端(S)接GND；

第二NMOS管MN2其漏端接第一PMOS管MP1源端(S)，其栅端接第一NMOS管MN1栅端，其源端(S)接GND；

第三NMOS管MN3其漏端接其栅端，其栅端接第四NMOS管MN4栅端，其源端(S)接GND；

第四NMOS管MN4其漏端接第六NMOS管MN6的源端(S)，其栅端接第三NMOS管MN3漏端，其源端(S)接GND；

第五NMOS管MN5其漏端接第五PMOS管MP5漏端，其栅端接第七PMOS管MP7源端(S)，其源端(S)接GND；

第六NMOS管MN6其漏端接第一电容C1上端，其栅端接第六PMOS管MP6源端(S)，其源端(S)接第四NMOS管MN4漏端；

第七NMOS管MN7其漏端接第四PMOS管MP4漏端，其栅端接第一电容C1上端，其源端(S)接第一电阻R1上端；

第八NMOS管MN8其漏端接第二PMOS管MP2漏端，其栅端接第四PMOS管MP4漏端，其源端(S)接第一电阻R1上端；

第一电容C1其上端接第三PMOS管MP3漏端，其下端接GND；

第一电阻R1其上端接第七NMOS管MN7源端(S)，其下端接GND；

第一反相器INV1其输入端接第五PMOS管MP5漏端，其输出端接VOUT；

第一PMOS管MP1其源端(S)接第二NMOS管MN2漏端，其栅端接其源端(S)，其漏端接VDD；

第二PMOS管MP2其漏端接第六PMOS管MP6源端(S)，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；

第三PMOS管MP3其漏端接第一电容C1上端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；

第四PMOS管MP4其漏端接第七NMOS管MN7漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；

第五PMOS管MP5其漏端接第五NMOS管MN5漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；

第六PMOS管MP6其漏端接第三NMOS管MN3漏端，其栅端接第一电阻R1上端，其源端(S)接第六NMOS管MN6栅端；

第七PMOS管MP7其漏端接GND，其栅端接第二PMOS管MP2漏端，其源端(S)接第五NMOS管MN5栅端。

2.根据权利要求1所述的单电容占空比可控振荡器，其特征在于，第一电容C1上端电压V_C1和R1上端与第八NMOS管MN8源端(S)的连接A处电压V_A在电路转换充放电状态时均会通过第八NMOS管MN8发生突变。

3.根据权利要求2所述的单电容占空比可控振荡器，其特征在于，充电状态时，初始第一电容C1上端电压V_C1为低，则第七NMOS管MN7关断；然后C处电压V_C通过第四PMOS管MP4被拉高，第八NMOS管MN8导通，流过电阻R1的电流为I_MP2。

4.根据权利要求3所述的单电容占空比可控振荡器，其特征在于，在放电阶段初始时，C处电压V_C为低，第八NMOS管MN8关断，流过电阻R1的电流为I_MP4。