[发明专利]集成电路及其制造方法

说明书

一种集成电路包括第一组栅极结构和第二组栅极结构。第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第一组栅极结构中的相邻栅极的中心分离。第二组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第二组栅极结构中的相邻栅极的中心分离。第一组栅极结构和第二组栅极结构在第二方向上延伸。第一组栅极结构中的栅极在第二方向上与第二组栅极结构中的相应栅极对准。第一组栅极结构中的栅极在第二方向上通过第一距离与第二组栅极结构中的相应栅极分离。本发明还提供了集成电路的制造方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及集成电路及其制造方法。

背景技术

当前使集成电路(IC)小型化的趋势已经产生了更小的器件，该更小的器件消耗更少的功率，甚至以更高速度提供更多功能。小型化工艺也已导致更严格的设计和制造规范以及可靠性挑战。各个电子设计自动化(EDA)工具生成、优化和验证用于集成电路的标准单元布局设计，同时确保满足标准单元布局设计和制造规范。

发明内容

根据本发明的一方面，提供了一种形成集成电路的方法，所述方法包括：通过处理器生成集成电路的布局设计，其中，生成所述布局设计包括：生成与制造所述集成电路的栅极结构组相对应的栅极布局图案组，所述栅极布局图案组中的每个布局图案在第一方向上通过第一间距与所述栅极布局图案组中的相邻布局图案分离，所述栅极布局图案组在与所述第一方向不同的第二方向上延伸并且与网格线组重叠，所述网格线组在所述第二方向上延伸，并且所述网格线组中的每条网格线通过所述第一间距与所述网格线组中的相邻网格线分离；以及生成在所述第一方向上延伸并且与所述栅极布局图案组重叠的切割部件布局图案；基于所述布局设计制造所述集成电路，所述集成电路至少具有所述栅极结构组中的栅极结构；以及去除所述栅极结构组中的栅极结构的第一部分以形成第一栅极结构和第二栅极结构，并且所述切割部件布局图案识别所述栅极结构组中的栅极结构的第一部分的位置。

根据本发明的另一方面，提供了一种制造集成电路的方法，所述方法包括：通过处理器生成所述集成电路的布局设计，其中，生成所述布局设计包括：将第一组栅极布局图案放置在第一布局层级上，所述第一组栅极布局图案对应于制造所述集成电路的第一组栅极结构，所述第一组栅极布局图案中的每个布局图案在第一方向上通过第一距离与所述第一组栅极布局图案中的相邻布局图案分离，所述第一组栅极布局图案在与所述第一方向不同的第二方向上延伸并且与第一组网格线重叠，所述第一组网格线在所述第二方向上延伸，并且所述第一组网格线中的每条网格线通过第一间距与所述第一组网格线中的相邻网格线分离；以及将第二组栅极布局图案放置在第一布局层级上，所述第二组栅极布局图案对应于制造所述集成电路的第二组栅极结构，所述第二组栅极布局图案中的每个布局图案在所述第一方向上通过第二距离与所述第二组栅极布局图案中的相邻布局图案分离，所述第二组栅极布局图案在所述第二方向上延伸并且与所述第二组网格线重叠，所述第二组网格线在所述第二方向上延伸，以及所述第二组网格线中的每条网格线通过第二间距与所述第二组网格线中的相邻网格线分离；以及基于所述布局设计制造所述集成电路，所述集成电路具有所述第一组栅极结构和所述第二组栅极结构。

根据本发明的又一方面，提供了一种集成电路，包括：第一组栅极结构，所述第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与所述第一组栅极结构中的相邻栅极的中心分离，所述第一组栅极结构在与所述第一方向不同的第二方向上延伸；以及第二组栅极结构，所述第二组栅极结构中的每个栅极的中心在所述第一方向上通过所述第一间距与所述第二组栅极结构中的相邻栅极的中心分离，所述第二组栅极结构在所述第二方向上延伸，其中，所述第一组栅极结构中的栅极在所述第二方向上与所述第二组栅极结构中的相应栅极对准，以及所述第一组栅极结构中的栅极在所述第二方向上通过第一距离与所述第二组栅极结构中的相应栅极分离。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。