[发明专利]集成电路装置及其形成方法

说明书

本公开实施例提供具有侧壁间隔物的集成电路装置，以及具有此间隔物的集成电路装置的形成方法。在一些范例中，此方法包含接收工件，其包含基底和位于基底上的栅极堆叠。形成间隔物于栅极堆叠的侧表面上，间隔物包含低介电常数介电材料的间隔层。形成源极/漏极区于基底内，以及形成源极/漏极接点耦接至源极/漏极区，使得间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。

技术领域

本公开实施例涉及集成电路制造，且特别涉及具有侧壁间隔物的集成电路装置及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历快速的成长，在集成电路发展的过程中，随着几何尺寸(例如利用制造过程可以产生的最小元件或线)缩减的同时，功能密度(例如每一个芯片面积内互相连接的装置数量)通常也在增加。尺寸缩减工艺通常由增加生产效率和降低伴随的成本而提供好处。然而，这样的尺寸缩减也伴随着增加集成电路中的装置的设计和制造上的复杂度。在制造上并行的发展已经使得复杂度增加的设计以精准和可靠的方式制造。

举例而言，制造的发展已经不仅是缩减电路部件的尺寸，还缩减了部件之间的间隔。然而，即使这样的电路可以被制造出来，由于部件之间的间隔缩减可能会引发其他问题。在一例子中，紧密邻接的电路部件可能对另一个电路部件表现出电性效应，像是电容和杂讯，随着间隔缩减这些效应更恶化。低功率装置可能表现出对这些效应增加的敏感度，于是可能会限制其最小功率和最大效能。

发明内容

根据本公开的一些实施例，提供集成电路装置的形成方法，此方法包含接收工件(workpiece)，其包含基底和位于基底上的栅极堆叠；形成间隔物于栅极堆叠的侧面上，其中间隔物包含的间隔层具有低介电常数介电材料；形成源极/漏极区于基底内；以及形成源极/漏极接点耦接至源极/漏极区，其中间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。

根据本公开的另一些实施例，提供集成电路装置的形成方法，此方法包含接收基底和位于基底上的栅极堆叠；形成侧壁间隔物于栅极堆叠的垂直侧面上，其中侧壁间隔物包含间隔层，间隔层包含低介电常数介电前驱物；固化低介电常数介电前驱物，以形成间隔层的低介电常数介电材料，其中固化形成孔隙于低介电常数介电材料内；以及形成源极/漏极接点相邻于栅极堆叠，使得侧壁间隔物位于源极/漏极接点与栅极堆叠之间。

根据本公开的一些实施例，提供集成电路装置，此装置包含基底；栅极堆叠位于基底上；侧壁间隔物位于栅极堆叠的侧面上，其中侧壁间隔物包含的间隔层具有低介电常数介电材料，且低介电常数介电材料包含孔隙于其中；以及源极/漏极接点，其设置使得侧壁间隔物位于源极/漏极接点与栅极堆叠之间。

附图说明

为了让本公开实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件(feature)未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。

图1A和图1B是根据本公开实施例的各个方面，形成集成电路装置的方法的流程图。

图2至图13B是根据本公开实施例的各个方面，进行形成集成电路装置的方法的工件的一部分的剖面示意图。

图14A和图14B是根据本公开实施例的各个方面，形成具有掺杂的间隔层的集成电路装置的方法的流程图。

图15至图22B是根据本公开实施例的各个方面，进行形成具有掺杂的间隔层的集成电路装置的方法的工件的一部分的剖面示意图。

附图标记说明：

100、1400～方法；