[发明专利]数据写入方法、存储器控制电路单元以及存储器储存装置

说明书

一种数据写入方法、存储器控制电路单元以及存储器储存装置。所述方法包括：根据第一数据量以及第二数据量，判断使用第一程序化模式或第二程序化模式对记忆胞进行程序化；当第一数据量大于第二数据量时，使用第一程序化模式对记忆胞进行程序化；以及当第一数据量不大于第二数据量时，使用第二程序化模式对记忆胞进行程序化。

技术领域

本发明涉及一种数据写入方法、存储器控制电路单元以及存储器储存装置。

背景技术

数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

依据每个记忆胞可储存的比特数，NAND型快闪存储器模块可分为单阶记忆胞(single level cell，SLC)NAND型快闪存储器模块、多阶记忆胞(muiti level cell，MLC)NAND型快闪存储器模块以及复数阶记忆胞(trinary level cell，TLC)NAND型快闪存储器模块，其中SLC NAND型快闪存储器模块的每个记忆胞可储存1个比特的数据(即，“1”与“0”)，MLC NAND型快闪存储器模块的每个记忆胞可储存2个比特的数据，TLC NAND型快闪存储器模块的每个记忆胞可储存3个比特的数据。此外，MLC NAND型快闪存储器模块与TLCNAND型快闪存储器模块的记忆胞也可以用来模拟SLC NAND型快闪存储器模块，且MLC NAND型快闪存储器模块与TLC NAND型快闪存储器模块中用来模拟SLC NAND型快闪存储器模块的记忆胞仅储存1个比特的数据。

一般来说，若一个记忆胞可以储存多个比特(例如，MLC或TLC NAND快闪存储器模块)，则属于同一条字元线的物理程序化单元至少可被分类为下物理程序化单元与上物理程序化单元。例如，在MLC NAND快闪存储器模块中，一记忆胞的最低有效比特(LeastSignificant Bit，LSB)是属于下物理程序化单元，并且此记忆胞的最高有效比特(MostSignificant Bit，MSB)是属于上物理程序化单元。在一范例实施例中，下物理程序化单元也称为快页(fast page)，而上物理程序化单元也称为慢页(slow page)。特别是，在MLCNAND快闪存储器模块中，一个下物理程序化单元与该下物理程序化单元所对应的一上物理程序化单元可以合称为“物理程序化单元组”。此外，在TLC NAND快闪存储器模块中，一记忆胞的最低有效比特(Least Significant Bit，LSB)是属于下物理程序化单元，此记忆胞的中间有效比特(Center Significant Bit，CSB)是属于中物理程序化单元，并且此记忆胞的最高有效比特(Most Significant Bit，MSB)是属于上物理程序化单元。特别是，在TLCNAND快闪存储器模块中，一个下物理程序化单元与该下物理程序化单元所对应的中物理程序化单元与上物理程序化单元可以合称为“物理程序化单元组”。在MLC或TLC NAND快闪存储器模块中，通常会具有多个物理抹除单元且每个物理抹除单元可以具有多个物理程序化单元组，而一个物理抹除单元通常是快闪存储器模块中用于执行抹储的单位。

一般来说，可以选择MLC或TLC NAND快闪存储器模块中的某些物理抹除单元来模拟SLC NAND型快闪存储器模块。在将数据写入至MLC或TLC NAND快闪存储器模块的过程中，可以选择被用来模拟SLC NAND型快闪存储器模块的一物理抹除单元中的某个物理程序化单元组，并使用一第一程序化模式(也称为，单页程序化模式)来将数据写入至所选择的物理程序化单元组中以使得所选择的物理程序化单元组的多个记忆胞之中的每一个记忆胞储存仅1个比特数据。例如，所选择的物理程序化单元组的多个记忆胞中仅使用最低有效比特(Least Significant Bit，LSB)来储存数据。也就是说，若是以MLC或TLC NAND快闪存储器模块来模拟SLC NAND型快闪存储器模块时，在使用第一程序化模式进行写入时只有“下物理程序化单元”能够用以写入(或储存)数据。此外，对应该被用来写入数据的下物理程序化单元的中物理程序化单元及上物理程序化单元并不会被用来储存数据。