[发明专利]三维存储器件及其制造方法

说明书

本发明涉及三维存储器件及其制造方法。公开了一种三维存储器件，其包括：衬底，具有衬底表面；存储阵列区域，形成在所述衬底上，由导体层和绝缘层交替堆叠形成的等级层堆栈构成；所述存储阵列区域包括核心区域以及分别位于所述核心区域两侧的第一台阶区域和第二台阶区域，所述核心区域用于形成存储单元；所述第一台阶区域和所述第二台阶区域具有阶梯状结构，且关于所述核心区域是非对称的。

技术领域

本发明涉及半导体制造领域，更具体地涉及三维存储器件及其制造方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。与2D结构的NAND存储器类似，3D结构的NAND存储器总体上包括外围区域以及具有核心区域和台阶区域的存储阵列区域，支持存储单元的电路形成在外围区域中，存储单元形成在核心区域中，台阶区域用于提供触点以连接字线。3D结构的NAND存储器与2D结构的NAND存储器的不同之处在于，三维存储器采用垂直堆叠多层数据存储单元的方式，实现了存储单元的立体式堆叠，其在同等体积下提供更多的存储空间而成为业界的焦点。

三维存储器多采用垂直堆叠多层数据单元的方式形成存储结构，为了保证导电接触(CT)能顺利连到阵列区域中的栅极，需要形成如前所提到的台阶区域。目前存在一种台阶区域分布在核心区域两侧的存储阵列区域架构。但是随着三维层数的增加，这样的架构遇到了挑战，主要的问题是:(1)需要的修整/蚀刻(Trim/Etch)的工艺增加带来的成本急剧上升，且由于层多而导致生产周期长；(2)每个台阶上需要有金属接触结构，随着厚度的上升，台阶结构区的面积逐渐增加，造成了芯片制造成本的上升；(3)由于台阶区域分布在核心区域两侧，存在一般不需要接出CT的“未利用区域”(下文中称为“dummy台阶(虚设台阶)”)，所以两侧台阶区域的利用率大约只有50％。

因此，非常需要一种改进的台阶区域结构。

发明内容

本发明的目的在于克服现有技术中的上述和/或其他的问题，特别是能够减小dummy台阶区的面积以获得更大的核心区域，从而增加存储单元的数量；同时期望在形成三维存储器件的工艺中，减少掩模的数量，从而缩短产品生产周期。

因此，本发明的示例性实施例提供了一种三维存储器件，其包括：衬底，具有衬底表面；存储阵列区域，形成在所述衬底上，由导体层和绝缘层交替堆叠形成的等级层堆栈构成；所述存储阵列区域包括核心区域以及分别位于所述核心区域两侧的第一台阶区域和第二台阶区域，所述核心区域用于形成存储单元；所述第一台阶区域和所述第二台阶区域具有阶梯状结构，且关于所述核心区域是非对称的。

较佳地，所述第一台阶区域具有沿X方向延伸的M个第一台阶结构，所述第二台阶区域具有沿X方向延伸的M个第二台阶结构，沿Z方向对所述M个第一台阶结构从1到M顺序编号，沿Z方向以与所述第一台阶结构同样的方式对所述M个第二台阶结构从1到M顺序编号，所述M个第一台阶结构中的第i个第一台阶结构分别与所述M个第二台阶结构中的第i个第二台阶结构和第i+1个第二台阶结构沿Z方向具有高度差；其中，X方向平行于所述衬底表面，Z方向垂直于所述衬底表面，i＝1,…,M。

较佳地，所述M个第一台阶结构中的每一个第一台阶结构具有沿Y方向延伸的N个第一子台阶，所述M个第二台阶结构中的每一个第二台阶结构具有沿Y方向延伸的N个第二子台阶；其中，Y方向平行于所述衬底表面且与所述X方向垂直。

较佳地，第i个第一台阶结构的第j个第一子台阶具有厚度h_i1j，第i+1个第二台阶结构的第j个第二子台阶具有厚度h_(i+1)2j，所述第i个第一台阶结构的厚度为